PLD在多路定时信号处理中的应用.pdfVIP

维普资讯 第 27卷 第6期 核电子学与探测技术 VoL27 No．6 2007年 11月 NuclearElectronics DetectionTechnology NOV． 2007 CPLD在多路定时信号处理中的应用 刘义才 ，苏 弘 ，马晓莉 (1．中国科学院近代物理研究所，甘肃兰州 730000；2．中国科学院研究生院，北京 100039) 摘要：本文主要介绍了CPLD在多路定时信号处理中的应用。针对大型核物理实验中的符合测 量、多路时间测量系统中的门控快定时信号等应用的需要，设计了一种多路延迟／脉宽调节电路 ，主要功 能是对输入的多路快信号进行延迟和脉宽调节，支持 NIM 负信号输入和输 出，在系统主时钟频率为 100MHz的时候，延迟和脉宽调节的最小步进精度为 10ns。我们采用复杂可编程逻辑器件 CPLD来构 建系统的主要电路，具有较小的延迟和脉宽调节误差，和常规逻辑器件相比其特点是：元件少且成本低， 功耗小，稳定性好。 关键词 ：快信号；延迟；脉宽调节；CPLD 中图分类号： TN78 文献标识码： A 文章编号： 0258-0934(2007)06-1112-05 在核与粒子物理实验中，探测器输出与粒 小，稳定性好的特点。我们设计并实现了八路 子能量成正 比的电荷量。在 ADC芯片技术、 延迟 ／脉宽调节样机电路，该电路延迟和脉宽连 ADC通用板卡技术、计算机技术高速发展的今 续可调 ，其延迟和脉宽调节的步进调节精度为 天，实验人员越来越多地在能量测量系统 ，特别 lOns，(当系统工作的时钟频率 f一100MHz的 是在中、高能物理实验测量系统当中，采用电 时候)，NIM 快信号输入和输出的上升时间 荷一数字转换 (QDC)手法来构建能量测量系统， 4ns，下降时间tf4ns[1]。基于CPLD构建 这样就大大简化了能量测量系统的电子学构 的延迟 ／脉宽调节电路其性能与传统电路相比 成。多路延迟 ／脉宽调节 电路正是为产生 ADC 有更大的拓展空间，能很好地满足实验要求。 以及QDC等电路的门控快定时信号所研制 1 总体设计 的，主要功能是针对提供的多路信号进行延迟 和脉宽调节，支持N1M 负信号输入和输出。该 该电路基本功能是在输入信号触发下产生 电路可用于大型核物理实验探测系统中的符合 延迟和脉宽可调的输出信号。如图1所示，该 测量、多路时间测量的快定时信号处理等，与传 电路共有八路，主要有三部分组成：多道接 口单 统同类型的电路所不同的是采用数字方法实 元电路，延迟单元电路和脉宽调节单元电路，此 现，即采用可编程逻辑器件 (CPLD)来实现。 外还包括电平转换电路及 电路输出驱动电路。 由于该电路核心部分延迟和脉宽调节电路均由 其中多道接口单元电路、延迟单元电路和脉宽 CPLD构建，因此具有元件少且成本低，功耗 调节单元 电路通过 CPLD来构建 ，信号输人 (IN)后，通过延迟单元 (Delay)进行延迟，脉宽 收稿 日期 ：2007-05-30 调节单元 (Shaping)实现脉宽成形，然后进行电 作者简介：刘义才，男 ，湖北人 (1982一)，中国科学 院 平转换，最终通过输出驱动后输出(Out)。其 近代物理研究所，在读硕士研究生，核技术及应用专 对应的信号输出延迟量及脉宽调节量由ADC 业 。 转换后输入，各道的ADC输入可以通过手动 1112