4.4 多指令流出技术的.ppt

4.4 多指令流出技术 ; 超长指令字VLIW（Very Long Instruction  Word，简记为VLIW） 每个时钟周期流出的指令数是固定的，它 们构成一条长指令，或说是一个混合指令包， 这种处理器目前只能通过编译静态调度。 ; 采用前面假设的流水线延迟，并且采用相同的代 码，即将1个标量和数组相加： Loop: LD F0,0(R1) ;F0=数组元素 ADDD F4,F0,F2 ;加上在F2中的标量 SD 0(R1),F4 ;存结果 SUBI R1,R1，#8  ;将指针减少8(每个DW） BNEZ R1,Loop ;R1不等于0，转移 ;4.4.1 静态超标量技术 ;1. 要求：;指令 整数指令 浮点指令 整数指令 浮点指令 整数指令 浮点指令 整数指令 浮点指令;3.通过对指令流出部件采用流水技术，可以很大地 提高指令流出的速率，但同时必须采用流水化的 功能部件或多个独立的功能部件。4.并行流出一条整数指令和一条浮点指令，除了一 般的冲突监测机制，只要增加少量的硬件。5.指令相关情况 ;限制浮点数据存取（访存）指令单独执行。 给每个浮点寄存器设置两个的端口，一个读端口，一条写端口，通过增加资源来消除结构相关。;取操作指令的结果不能在本周期或下一个周期使用，所以后续三条指令不能使用其结果。 分支延迟也变为三条指令，因为分支指令肯定是指令组合的第一条指令。 ;解：展开并经过调度的指令序列如图4.17所示。 ; 超标量流水线上展开的代码每次循环需12个时钟周期，即每个迭代是2.4个时钟周期。而在普通的DLX流水线上，没有调度的迭代1次为9个时钟周期，性能提高了3.75倍；调度后为6个时钟周期，性能提高了2.5倍；展开4次并调度后每个迭代为3.5个时钟周期，性能提高了1.4倍。 ;6.超标量处理器与超长指令字处理器相比有两个 优点： （1）超标量结构对程序员是透明的，因为处理 器能自己检测下一条指令能否流出，从而 不需要排列指令来满足指令流出； （2）即使是没有经过编译器对超标量结构进行 调度优化的代码或是旧的编译器生成的代 码也可以运行，当然运行的效果不会很好。 要想达到很好的效果，方法之一: 使用动态超标量调度技术。;4.4.2 动态多指令流出技术 ;2.有两种方式可以实现两路超标量。 (1) 将指令流出段进一步流水化，使指令流出的 速度是基本机器周期的两倍。 (2) 对流出的指令组合进行限制.只有浮点的取 操作指令或是从整数寄存器将数据送入浮点寄 存器的传送操作，才会产生相关而导致两条指 令不能同时执行。如果对流出的指令组合限制 减少，指令组合的复杂度增加，可能出现的相 关情况会更多，对硬件相关检测的要求就会大 提高。 ;3.使用结果队列可以减少存储器取操作或数据传送操作对保留站的需求量，可以使等待操作数的存操作指令提早流出。 4.动态调度对数据传送是最有效的，而静态调度对寄存器-寄存器操作的代码序列最有效。 通过队列实现存储器操作和数据传送操作，而脱离对其他功能部件的保留站依赖的结构，称为解耦（decoupled，也可称为退耦）结构。 ;例4.10 下面的代码运行于采用Tomasulo算法的两路动态超标量DLX流水线上。现做以下假设： （1）无论是否相关，每个时钟周期能流出一条整 数指令和一条浮点指令； （2）有1个整数部件，用于整数运算和地址计算； 有1个独立的浮点功能部件； （3）指令流出和写结果各占用1个时钟周期； （4）有1个具有独立分支预测能力的分支预测部件， 分支指令只能单独流出，没有分支延迟； （5）因为写结果占用1个周期，所以产生结果的延 迟为：整数运算1个周期，存储器取数操作2 个周期，浮点运算3个周期； ; 列表表示出循环前面三遍循环各个指令的流出、开始执行、访存和将结果写到CDB的时间。需要分析的源代码为： Loop: LD F0,0(R1) ;F0=数组元素 ADDD F4,F0,F2 ;加上在F2中的标量 SD 0(R1),F4 ;存结果 SUBI R1,R1，#8  ;将指针减少8（每个DW） BNEZ R1,Loop ;R1不等于0，转移 ;1 1 1