ADS8556中文资料的.doc

16-, 14-, 12-Bit, 6通道同步采样模数转换器 ADS8556/7/8系列包括6个16-, 14-和12-bit模数转换器(ADCs)，各自基于连续逼近寄存器原理。构架是基于充电分配原理，具有一个采样保持功能。6个模拟输入组成3个通道组。这些通道组可以并行采样，保留了信号的相对相位信息。独立的转换开始信号可以控制每个通道的转换，可以是4个通道或者是6个通道一起转换。 器件支持单端，差分模拟输入信号，范围可以是±4VREF或者±2VREF ，最大输入电压可以达到±12V。 器件提供了一个内部的2.5V/3V参考电压源，配合一个10-bit的DA转换器，可以提供2.44mV或2.93mV的步进调整电压。 ADS8556/7/8同样提供一个可选择的并行或串行接口，可以用在硬件模式或软件模式中 模拟部分 本节讲述模拟输入电路，ADC以及控制信号，以及器件的参考设计 模拟输入 输入和转换器可以是单端或差分类型，绝对电压范围可以通过使用RANGE引脚进行配置（硬件模式）或控制寄存器（CR）中的RANGE_x位设置为±4VREF或±2VREF。当使用的参考电压为2.5V时(CR bit C18 = 0),输入电压范围可以是±10V或±5V；当使用的参考电压为3V (CR bit C18 = 1),输入电压范围可以是±12V或±6V。RANGE引脚在BUSY(如果CR bit C20 = 0)的下降沿锁存。 模拟输入端的输入电流取决于采样率，输入电压和信号的源阻抗。实质上，模拟输入端的电流仅在采样周期(tACQ)为内部的电容阵列进行充电。在最大速率下（280ns），模拟输入电压的源必须能够为10pF的输入电容（±4VREF）或20pF（±2VREF）的输入电容充电。在转换周期中，没有输入电流，输入阻抗大于1MΩ。为了确保启动条件，在转换到采样模式之前，采样电容被充到固定的内部参考电压。 要获得线性转换，输入电压必须保持在指定的范围内： HVSS – 0.2V ~ HVDD + 0.2V. 驱动运算放大器的最小–3dB带宽可以通过公式1进行计算： 其中: n = 16, 14或12，n为ADS8556/7/8的分辨率。 要获得最小的采样时间tACQ = 280ns, 需要的最小的驱动放大器的带宽为6.7MHz（ADS8556），6MHz（ADS8557），5.2MHz（ADS8558）。如果应用程序允许长的采样时间，这些带宽可以降低。如果无法满足带宽需求，会引起增益误差。如公式1所示。 如果信号源(RSOURCE)的阻抗可以满足公式2的要求，就可以不需要驱动运算放大器。 其中：n = 16, 14或12; n 为ADC的分辨率 CS = 10pF为采样电容（VIN =±4 × VREF） RSER = 200Ω 为输入电阻值，RSW = 130Ω为转换电阻值 当tACQ = 280ns, 最小的源阻抗应当小于2.0k（ADS8556），2.3k（ADS8557），2.7k（ADS8558）（VIN= ±4VREF）或者小于0.8k（ADS8556），1.0k（ADS8557），1.2k（ADS8558）（VIN = ±2VREF）。当系统允许更长的采样时间时，源阻抗可以高些。 模数转换器(ADC) 器件包括6个ADC可以使用内部或外部转换时钟，使用内部时钟时转换时间最慢为1.09μs(ADS8558)。当使用外部时钟时和参考电压时，最小的转换时间为925ns。 转换时钟 器件使用内部转换时钟(XCLK，仅在软件模式下)。在默认模式下，器件生产一个内部时钟。当CLKSEL位置高时（CR中的C11CR），引脚27可以引入高达20MHz的外部时钟。)。不论是外部或内部时钟，每个转换需要18.5个时钟周期。 转换时钟的空占比应当为50%。但是可以允许空占比在45%和55%之间。 CONVST_x 每个通道组的模拟输入(CH_x0/1)在对应的CONVST_x信号的上升沿保持，仅在软件模式下（除顺序模式），CONVST_A被所有6个ADC使用。转换在转换时钟的下一个边沿自动启动。在整个转换周期中CONVST_x应当始终保持为高；此时BUSY信号将有效。 转换过程中的下降沿将会使得相关的ADC进入掉电模式。 同一通道组正在进行转换时无法开始新的转换，但可以进行其它输入通道的转换初始化，但是如果使用了并行接口，输出端口的行为取决于CONVST_x信号。图35显示了相关例子。 BUSY/INT BUSY信号表示转换正在进行中。该信号在信号的上升沿变高，当输出数据出现在对应的输出寄存器中时变低。当BUSY信号变低时可以立即读取数据。在转换过程中，在CONVST_x的下降沿（BUSY为高），对应的ADC将掉电。 在连续模式时，BUSY