DRAM电容值越大越好.PPT

Fuh-cheng Jong 第玖章 DRAM DRAM的應用範圍 PC 迷你電腦 工作站 雷射印表機 傳真 通信 大電腦 其它印表機 其它 內部降壓線路twist位元線 多位元 Static column mode 測試功能 記憶陣列分割 撓曲位元線 基板偏壓電路 多工位址 動態線路 線路新功能 W Plug 三次記憶單元 2層Al導線 CMOS製程高密度封裝 矽化物閘極 解決Soft Error Double Poly-silicon 1Tr記憶單元 3Tr記憶單元 新技術 5V (內部降壓) 5V 12/5/-5V 20V 電源電壓 CMOS nMOS pMOS 元件 0.5mm 0.8mm 1mm 2mm 3mm 5mm 8mm 10mm 最小線寬 16M 4M 1M 256K 64K 16K 4K 1K DRAM技術的發展 DRAM技術課題 高速化 便宜、低功率化 大容量化 DRAM技術課題 VC VC W/L B/L B/L 6T的SRAM cell W/L B/L B/L W/L B/L ONO Capacitor W/L B/L B/L 6T的SRAM cell 去除做為負載電阻的MOS ? ? ? DRAM的演化 DRAM的電容 SRAM與DRAM都是RAM，只不過SRAM是以Latch的方法來儲存資料，而DRAM是用電 容來儲存資料而已。 DRAM電容值越大越好，但電容的公式是 ，由於面積影響成本，因此電容的面積受 限發展，所以常常被作成溝渠狀或翼狀以增加面積；此外，減少電容介電層的厚度，也可 以有效的增加電容值，不過厚度的極限除了製程的技術外，另一個因素是介電層的電場耐 壓，假設介電層是以二氧化矽所構成的，假設DRAM電容的操作電壓為1.6v，經驗上，10 ?左右的氧化層厚度可以耐電壓約1v，所以氧化層厚度絕對不能薄於16?以內。 二氧化矽的介電係數為3.9×8.8×10-14≈3.43×10-13，由於提高介電係數也能達到增加電容的目 地，所以如ONO或BaTiO3等鐵電材料也被使用來替代二氧化矽；不過後者製程上會有污染 矽製程的可能，所以難度頗高。ONO是二氧化矽∕氮化矽∕二氧化矽的簡寫，它是IBM的 專利，被大量應用到EPROM、EEPROM與Flash EEPROM的氧化矽替代物，以提高耦合 比例， 因為ONO原本就是矽製程的一部份，所以製程的污染問題早已克服了，此外ONO的 優點是利用氮化矽與二氧化矽製程不同，因此可以減少下氧化層可能產生的缺陷延伸到上 氧化層。 ONO的另一個優點就是增加了介電係數，它的原因如下： 假設ONO內每一層介質的厚度為X，所以厚度總共是3X，由於二氧化矽與氮化矽的介電係數 分別為3.9與7.5，所以整體的電容為 ，若不採用ONO，而都是二氧化矽層 ，整體的電容將成為 ，增加約兩成的電容量。 ox d A C e = X X X X 54 . 1 9 . 3 5 . 7 9 . 3 1 = + + X X 3 . 1 3 9 . 3 = X 54 . 1 W/L B/L （Ⅰ） （Ⅱ） （Ⅲ） T Single charge storage poly Ⅰ C T Al Single charge storage poly Ⅰ C T Al Single charge storage poly C T 不同的DRAM的電容截面圖 Al depletion region DRAM佈局圖 A 一個位元 p-well n+ n+ n+ bit line cell plate SiO2 SiO2 SiO2 電容 轉移閘極 DRAM剖面圖 Al線 DRAM記憶的水池模型 W/L Node CS MOS B/L VCP cell plate 水池 電容 水門 水道 VCC=5V 水池 水門 水道 水(電子)滿相當於資料”0” “0” 水池 水門 水道 5V 水(電子)空相當於資料”1” 水門 水池 水道 “0” 水門 水道 水池 水池 水道 T1 T2 T3 “0” “0” “0” “0” 寫”0” “0” “1” “1” “1” 水門 水池 水道 0V 水門 水道 水池 水池 水道 T1 T2 T3 寫”1” DRAM寫入模型 0V 5V 0V 5V 0V 5V 0V 5V 0V 5V 0V 5V DRAM讀取模型 水道 水池 T2 讀”0” 水門 水池 水道 “0” T1 2.5V 水門 水池 水道 “1” T1 2.5V “1” DV0 2.3V 水道 水池 T2 讀”1” DV1 2.7V 0V 5V 0V 5