1203010217数字时钟.docxVIP

PAGE  《EDA技术》 课程设计报告 题 目： 数字时钟设计 班 级： 电信本2 学 号： 1203010217 姓 名： 汤吉鑫 同组人员： 高翔 王正提 指导教师： 杨祖芳 年 月 日 目录  TOC \o 1-3 \h \z \u  HYPERLINK \l _Toc5598 一、 设计任务  PAGEREF _Toc5598 2  HYPERLINK \l _Toc6952 二、 总体设计方案  PAGEREF _Toc6952 2  HYPERLINK \l _Toc12787 1. 设计思想  PAGEREF _Toc12787 2  HYPERLINK \l _Toc14599 2. 总体设计框图  PAGEREF _Toc14599 3  HYPERLINK \l _Toc17183 三、 单元电路设计  PAGEREF _Toc17183 3  HYPERLINK \l _Toc465 1. 3-8线译码器模块设计与实现  PAGEREF _Toc465 3  HYPERLINK \l _Toc15869 2. 分频器的设计与实现  PAGEREF _Toc15869 4  HYPERLINK \l _Toc13092 3. 动态扫描数码显示器  PAGEREF _Toc13092 5  HYPERLINK \l _Toc24415 4. BCD七段显示译码器实验  PAGEREF _Toc24415 6  HYPERLINK \l _Toc23948 5. 顶层原理设计图  PAGEREF _Toc23948 8  HYPERLINK \l _Toc10393 四、 系统调试与性能分析  PAGEREF _Toc10393 9  HYPERLINK \l _Toc19487 1. 硬件测试：  PAGEREF _Toc19487 9  HYPERLINK \l _Toc4923 2. 测试过程及结果分析  PAGEREF _Toc4923 9  HYPERLINK \l _Toc10708 五、 收获与体会  PAGEREF _Toc10708 10  HYPERLINK \l _Toc24432 六、 指导老师意见  PAGEREF _Toc24432 10  HYPERLINK \l _Toc23254 七、 参考书目  PAGEREF _Toc23254 10  HYPERLINK \l _Toc15015 八、 附录：  PAGEREF _Toc15015 10  PAGE 31 设计任务 设计并实现具有一定功能的数字钟。包括清零、置数、计数、报时等功能。 具有时、分、秒计数显示功能，且以24小时循环计时。 具有清零的功能，且能够对计时系统的小时、分钟进行调整。 具有整点报时功能。 总体设计方案 设计思想 本设计是基于Altera公司的Cyclone III 系列的EP3C16Q240C8芯片设计的，采用层次化设计方式，先设计数字时钟的底层器件：秒计数器、分计数器、时计数器、2选1选择器、译码器、分频器。顶层采用原理图设计方式，将所设计的底层器件连接起来构成一个具有计时和调时功能的数字时钟。 总体设计框图 本系统可以由计数模块、整点报时模块、闹铃模块、显示模块和一个顶层文件构成。采用自顶向下的设计方法，子模块利用VHDL语言设计，顶层文件用原理图的设计方法。 LED 数 码 管 时钟信号 分频 译码器 秒计数 2选1选择 分计数 按 键 时计数 单元电路设计 3-8线译码器模块设计与实现 译码是编码的逆过程, 它的作用是将具有特定含义的二进制码转化为与之一一对应的有效信号。译码器属于组合逻辑电路，它的逻辑功能是将二进制代码按其编码时的原意译成对应的输出高、低电平信号。了解了其工作原理后，编写VHDL源程序，接着编译、仿真、在试验箱上实现其功能。 3/8 译码器的真值表 VHDL源程序 LIBRARY IEEE; USE IEEE.STD_LOGIC_1164.ALL; ENTITY yimaqi IS PORT ( din :