代使能控制的4-16译码器设计.docxVIP

带使能控制的4-16译码器设计 设计需求： 采用逻辑门和HDL，分别设计“仅有一个高有效使能端且高有效译码输出的4-16译码器。 功能表 输入输出EN D C B AY15 Y14 Y13 Y12 Y11 Y10 Y9 Y8 Y7 Y6 Y5 Y4 Y3 Y2 Y1 Y00 x x x x0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 01 0 0 0 00 0 0 0 0 0 0 0 0 0 0 0 0 0 0 11 0 0 0 10 0 0 0 0 0 0 0 0 0 0 0 0 0 1 01 0 0 1 00 0 0 0 0 0 0 0 0 0 0 0 0 1 0 01 0 0 1 10 0 0 0 0 0 0 0 0 0 0 0 1 0 0 01 0 1 0 00 0 0 0 0 0 0 0 0 0 0 1 0 0 0 01 0 1 0 10 0 0 0 0 0 0 0 0 0 1 0 0 0 0 01 0 1 1 00 0 0 0 0 0 0 0 0 1 0 0 0 0 0 01 0 1 1 10 0 0 0 0 0 0 0 1 0 0 0 0 0 0 01 1 0 0 00 0 0 0 0 0 0 1 0 0 0 0 0 0 0 01 1 0 0 10 0 0 0 0 0 1 0 0 0 0 0 0 0 0 01 1 0 1 00 0 0 0 0 1 0 0 0 0 0 0 0 0 0 01 1 0 1 10 0 0 0 1 0 0 0 0 0 0 0 0 0 0 01 1 1 0 00 0 0 1 0 0 0 0 0 0 0 0 0 0 0 01 1 1 0 10 0 1 0 0 0 0 0 0 0 0 0 0 0 0 01 1 1 1 00 1 0 0 0 0 0 0 0 0 0 0 0 0 0 01 1 1 1 11 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 表达式：Y0=EN·?D?C?B?A； Y1=EN·?D?C?BA； Y2= EN·?D?CB?A ； Y3= EN·?D?CBA； Y4=EN·?DC?B?A； Y5=EN·?DC?BA； Y6=EN·?DCB?A； Y7=EN·?DCBA； Y8=EN· D?C?B?A； Y9=EN· D?C?BA； Y010=EN· D?CB?A； Y11=EN· D?CBA； Y12=EN·DC?B?A； Y13=EN·DC?BA； Y14=EN· DCB?A； Y15=EN· DCBA； 三、电路图 电路图如下的图一 图一:图为EN低有效使能，即所有的输出???0； 图二：当EN为高有效使能时，即EN=1,DCBA=1111,则输出Y15=1； 图三：当EN为高有效使能时，即EN=1,DCBA=0101,则输出Y5=1； 经验证此电路图的所有输入输出正确，完备。 图一 图二 图三 四、源代码： modu