高分辨率时间数字转换电路的pld实现 pld-based realization of high resolution time-to-digit converter.pdfVIP

下载本文档

5
0
约1.33万字
约 5页
2017-08-13 发布于上海
举报
版权申诉

高分辨率时间数字转换电路的pld实现 pld-based realization of high resolution time-to-digit converter.pdf

1、原创力文档（book118）网站文档一经付费（服务费），不意味着购买了该文档的版权，仅供个人/单位学习、研究之用，不得用于商业用途，未经授权，严禁复制、发行、汇编、翻译或者网络传播等，侵权必究。。
2、本站所有内容均由合作方或网友上传，本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺！文档内容仅供研究参考，付费前请自行鉴别。如您付费，意味着您自己接受本站规则且自行承担风险，本站不退款、不进行额外附加服务；查看《如何避免下载的几个坑》。如果您已付费下载过本站文档，您可以点击这里二次下载。
3、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等，请点击“版权申诉”（推荐），也可以打举报电话：400-050-0827(电话支持时间：9:00-18:30)。
4、该文档为VIP文档，如果想要下载，成为VIP会员后，下载免费。
5、成为VIP后，下载本文档将扣除1次下载权益。下载后，不支持退款、换文档。如有疑问请联系我们。
6、成为VIP后，您将拥有八大权益，权益包括：VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
7、VIP文档为合作方或网友上传，每下载1次，网站将根据用户上传文档的质量评分、类型等，对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档

高分辨率时间数字转换电路的pld实现 pld-based realization of high resolution time-to-digit converter

发高分辨率时间数字转换电路的PLD实现王福源，杨玉叶，时伟，王玮 (郑州大学信息工程学院，郑州 450002) 器件(PLD)上实现，解决了延时门的综合、延时时间的离散性等问题。由于设计、实现和集成电路试表明，时间分辨率最高可达3．5ns。本实验通过了时序仿真和硬件测试。关键词：时间数字转换；可编程逻辑器件；环形延时门单元中图分类号：TN402文献标识码：A PLD—BasedRealizationof Resolution High ConVerter Time-to-Digit WANG Wei Fu—yuan，YANGYu-ye，SHIWei，WANG 450002．Chinnl ofEtect“cnl．zhengzhoHUniverstty．zhengzhoH (College Abstract：Therealizationofa resolution conVerteris high time—to—digital giVen，theringgate torealizethe resolution．ItwasbasedonthePLD delaysystem(RGDS)wasapplied high chips． The solvedthe likethe of identical design problems synthesizegatedelaysystem，the gate timeetc．The hasnorelationwiththemanufactureof itcanbe delay design techniquesIC，so reusedinother andPLD simulationandtestresultsbasedonCPLD easily designs chips．The Alterashowthatthe res01utioncanreach3．5ns．Thehardwaretest producedby highest chips showsthatthe issuccessfhl． design words：time Key digitalconverter(TDC)；PLD；ringgatedelaysystem(RGDS) 道了一种全数字化的模数变换电路(ADC)，该方 1 引言 u 法本质上是基于全数字TDC的，以0．8 时间数字转换(TDC)技术原本是实验核物理工艺在0．45mm2面积上实现了l8位全数字的ADC，中的课题。随着科学技术的不断发展，精密时间测量该芯片在10ks／s采样率