基于 gp4020的gps 接收机的软硬件设计.pdfVIP

秦红磊，孙小续 (北京航空航天大学电子信息工程学院，北京100083) I GP4020进入掉电模式。 l 摘 要：介绍了基于GP4020的GPS接收机的电路设计l l及软件设计。GP4020是ZARLINK公司推出的GPS接收机数l l字基带处理器，内部集成了12通道的相关器和先进的I将采样后的中频信号(符号和模)输 l ARM7TDMI微处理器，因而减少了GPs接收机设计的复杂l 出到相关器。 I程度；同时，GP4020与GP20lo或GP2015直接相连，组成了l l GPs导航系统。 I l 关键词：GPs接收机；GP4020；ARM7TDMII 输出至GP2010。 外部存储器的扩展 一个完整的GPS接收机包括三为相关器的主时钟。CLK_I、CLK_T 个模块：下变频模块、数字信号处理 管脚输出的直流偏置电压为2．1V， 和8KBSRAM，但通常情况下不能 满足一个完整的GPs接收机的存储 模块和应用信息模块。本文介绍的 但由于GP4020的58、59管脚的电 GP加20基带处理器包含数字信号平不能大于1．7V，所以在设计时， 要求，为此，需要外扩Flash和 处理模块和应用信息处理模块，因 SRAM。 必须对GP2010进行隔直，同时通过 而减少了GPs基带电路设计的复杂 电源给GP4020的58、59管脚提供 小于1．7V的偏置电压。 和16位的数据总线，以及其他相应 性。GP4020工作电压为3．3V，具有 的控制信号。它能够提供外界不同带 先进的低功耗微处理器ARM7和可 GP2010的LD管脚接入GP4020 配置的外部数据总线。 的56管脚。当LD管脚由低变高宽数据的接口，而且可以任意设置读 GP4020电路设计时，表示射频前端锁相成功，主时 或写的等待状态，这使得片内的ARM 钟(M_CLK40MHz)已经稳定。 内核可以连接到几乎所有类型的外存 与射频电路的连接 储器或其他并行外设。在本文的设计 GP2010的PRESET信号接入 GP4020与下变频芯片GP20lO G】P4020的Power_Good管脚，指示当 结合使用，组成完整的GPS接收机。 前电源的状况，高为正常，低表示 GP2010将接收到的Ll信号经过三 次下变频，变成中频为4．309MHz的 模拟信号，然后再经过采样变成 1．405MHz的2bit数字信号(7兀1电 平)。GP2010与GP4020共有7个管 脚需要相连，它们分别为SIGN(符 号)、MAG(量级)、SAMPCLK(采样频 率)、CLK_I、CLK_T、P吐LOCK、PRE— SET。其连接方式如图l所示。 GP2010输出的差分信号CLK_I 和CLK_T连接到GP4020，通过系统 时钟产生器产生40MHz信号，并作 图1GP2010与GP4020的连接 万方数据 Flash为SST39VF800A，其工作电压为