基于ad9854的dds+pll的时钟源设计 dds+pll design of clock source based on ad9854.pdfVIP

下载本文档

7
0
约8.81千字
约 3页
2017-08-13 发布于上海
举报
版权申诉

基于ad9854的dds+pll的时钟源设计 dds+pll design of clock source based on ad9854.pdf

1、原创力文档（book118）网站文档一经付费（服务费），不意味着购买了该文档的版权，仅供个人/单位学习、研究之用，不得用于商业用途，未经授权，严禁复制、发行、汇编、翻译或者网络传播等，侵权必究。。
2、本站所有内容均由合作方或网友上传，本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺！文档内容仅供研究参考，付费前请自行鉴别。如您付费，意味着您自己接受本站规则且自行承担风险，本站不退款、不进行额外附加服务；查看《如何避免下载的几个坑》。如果您已付费下载过本站文档，您可以点击这里二次下载。
3、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等，请点击“版权申诉”（推荐），也可以打举报电话：400-050-0827(电话支持时间：9:00-18:30)。
4、该文档为VIP文档，如果想要下载，成为VIP会员后，下载免费。
5、成为VIP后，下载本文档将扣除1次下载权益。下载后，不支持退款、换文档。如有疑问请联系我们。
6、成为VIP后，您将拥有八大权益，权益包括：VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
7、VIP文档为合作方或网友上传，每下载1次，网站将根据用户上传文档的质量评分、类型等，对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档

基于ad9854的ddspll的时钟源设计ddsplldesignofclocksourcebasedonad9854

一≮冀肆器静威：穗一Ⅱ。KTR。N。C电M子EAS测URE量ME蒜术TECHN。L∞Y 乏誓篡蓄当期吴银标谢华付在明 (电子科技大学自动化工程学院成都611731) Hz～1．1 摘要：采用频率分段及直接数字频率合成技术和集成锁相环技术相结合的设计方法，来产生0．1 GHz连续可调的时钟信号。利用FPGA控制DDS芯片、集成锁相环芯片、可编程分频器和多路选择器，顺利实现了利用集成锁相环芯片产生GHz的时钟输出信号。测试结果表明，输出的时钟信号的频率、抖动等性能指标能够满足设计要求。利用集成锁相环芯片产生GHz的输出信号是创新。关键词：直接数字频率合成；集成锁相环；AD9854；FfbA 中图分类号：TN743文献标识码：A DDS+PLLofclocksourcebasedonAD9854 design WuYinbiaoXieHuaFu Zaiming (Schoolof ofElectronicScienceandTechnologyof 611731) Automation。University China，Chengdu anddirect acombinationof Abstract：The synthesis integrated frequencysegment digitalfrequency technology(DDS)and Hzand PLLwereintroducedinordertO clock between0．1 1．1GHz． continuouslyadjustablesignalranging produce FPGAtOcontrolDDS PLL dividerand Using chip，integratedchip，programmablemultiplexer，wesuccessfullyproduced GHzclock inthemethod0f PLL testresultsshowthatthe and outputsignal usingintegratedchip．The frequency，jitter of clock canmeetour an PLL tO GHz other signal integratedchip performanceoutput requirements．Using generate istheinnovationofthis signal paper． Keywords：DDS；integratedPLL；AD9854；FPGA 0引言 1硬件设计精确、稳定的时钟源