基于fpga的合并单元数据接收及处理模块的实现 realization of data receiving and processing module in merging unit based on fpga.pdfVIP

电工电气 (2009 No.7) 基于FPGA的合并单元数据接收及处理模块的实现 基于FPGA的合并单元数据接收及处理模块的实现 姚静，郑建勇，梅军，王飞 (东南大学 电气工程学院，江苏 南京 210096) 摘 要： 合并单元作为电子式互感器与变电站间隔层设备接口的重要组成部分，主要用于同步接 收多路电子式互感器输出的数字信号以及将处理后的数据按标准规定的格式发送给间隔层设备。提出 了一种基于 FPGA( 现场可编程逻辑门阵列 ) 构架的合并单元数据接收及处理模块的实现方案。以 FPGA 为处理器，能可靠地实现对多路电子式互感器输出信号的同步接收、循环冗余校验 (CRC)、排序、滤波、 数字积分等功能。 关键词： 电子式互感器；合并单元；现场可编程逻辑门阵列；数据处理 中图分类号：TM73；TP391 文献标识码：A 文章编号：1007-3175(2009)07-0014-05 Realization of Data Receiving and Process