北京邮电大学计算机组成原理(第四版)自测试题库_试卷四.pdf

本科生期末试卷（四） 一、选择题（每小题2分，共30分） 1 运算器的核心功能部件是（ ）。 A 数据总线 B ALU C 状态条件寄存器 D 通用寄存器 2 某单片机字长32位，其存储容量为4MB。若按字编址，它的寻址范围是（ ）。 A 1M B 4MB C 4M D 1MB 3 某SRAM芯片，其容量为1M×8位，除电源和接地端外，控制端有E和R/W#，该芯片的管脚引出线数目 是（ ）。 A 20 B 28 C 30 D 32 4 双端口存储器所以能进行高速读/写操作，是因为采用（ ）。 A 高速芯片 B 新型器件 C 流水技术 D 两套相互独立的读写电路 5 单地址指令中为了完成两个数的算术运算，除地址码指明的一个操作数以外，另一个数常需采用（ ）。 A 堆栈寻址方式 B 立即寻址方式 C 隐含寻址方式 D 间接寻址方式 6 为确定下一条微指令的地址，通常采用断定方式，其基本思想是（ ）。 A 用程序计数器PC来产生后继微指令地址 B 用微程序计数器µPC来产生后继微指令地址 C 通过微指令顺序控制字段由设计者指定或由设计者指定的判别字段控制产生后继微指令地址 D 通过指令中指定一个专门字段来控制产生后继微指令地址 7 微程序控制器中，机器指令与微指令的关系是（ ）。 A 每一条机器指令由一条微指令来执行 B 每一条机器指令由一段用微指令编成的微程序来解释执行 C 一段机器指令组成的程序可由一条微指令来执行 D 一条微指令由若干条机器指令组成 8 CPU中跟踪指令后继地址的寄存器是（ ）。 A 地址寄存器 B 程序计数器 C 指令寄存器 D 通用寄存器 9 某寄存器中的数值为指令码，只有CPU的（ ）才能识别它。 A 指令译码器 B 判断程序 C 微指令 D 时序信号 10 为实现多级中断，保存现场信息最有效的方法是采用（ ）。 A 通用寄存器 B 堆栈 C 主存 D 外存 11 采用DMA方式传送数据时，每传送一个数据，就要占用一个（ ）的时间。 A 指令周期 B 机器周期 C 存储周期 D 总线周期 12 将IEEE1394串行标准接口与SCSI并行标准接口进行比较，指出下面陈述中不正确的项是（ ）。 A 前者数据传输率高 B 前者数据传送的实时性好 C 前者使用6芯电缆，体积小 D 前者不具有热插拔能力 13 下面陈述中，不属于虚存机制要解决的问题项是（ ）。 A 调度问题 B 地址映射问题 C 替换与更新问题 D 扩大物理主存的存储容量和字长 14 进程从运行状态转入就绪状态的可能原因是（ ）。 A 被选中占有处理机时间 B 等待某一事件发生 C 等待的事件已发生 D 时间片已用完 15 安腾处理机的一组指令中，可以并行执行的指令是（ ）。 A Id8 r1=[r3] B add r6=r8,r9 C SUB r3=r1,r4 D add r5=r3,r7 二、简答题（每小题8分，共16分） 1 PCI总线中三种桥的名称是什么？简述其功能。 2 某机字长32位，定点表示时，最高位为符号位，浮点表示时，阶码占10位，尾数占22位（各包含一 位符号位），（要求用补码考虑数的大小） 请回答下列问题： (1)带符号定点小数的表示范围是多少？ (2)浮点表示时，负数的表示范围是多少？ 三、设计题（14分） 现只有“2输入与非门”和“异或门”两种器件，它们的延迟时间分别为20ns和40ns，请设计一个行 波（串行）进位加法器。 (1)列出1位全加器真值表。 (2)画出加法器逻辑电路图（只画最低2位），规定输入、输出均为原变量。 (3)设加法器为32位，计算求和运算的最长时间。 (4)修改(2)的逻辑图，使加法器也能实现减法运算。 四、分析题（12分） 1 某计算机存储器按字节寻址，设主存容量为512KB，Cache容量为16KB，每块有16个字，每字32位。 (1)若Cache采用直接映射方式，请给出主存地址字段中各段的位数。 (2)若Cache采用四路组相联映射，请给出主存地址字段中各段的位数。 2 某计算机的存储器系统采用L1、L2Cache和主存3级分层结构，访问