龙芯2E多处理器芯片组的设计与实现-计算机应用研究.PDF

第 25 卷第 5 期 计 算 机 应 用 研 究 Vol. 25 No. 5 2008 年 5 月 Application Research of Computers May 2008 * 龙芯 2 E 多处理器芯片组的设计与实现 方志斌1a, 1b, 2 , 胡 鹏1a, 1b, 2 , 安学军1a, 1b , 孙凝晖1a, 1 b ( 1. 中国科学院 a. 计算技术研究所 ; b. 计算机系统结构重点实验室 , 北京 100080; 2. 中国科学院 研究生院, 北 京 100049) 摘 要: 提出了一种面向高性能计算机的多处理器芯片组的设计 , 其主要特点是支持多处理器通过芯片组和交 换芯片两级互连 , 全局地址空间和多处理器同步支持。给出了芯片组的组成结构、设计原则和关键技术, 设计并 实现了基于龙芯 2E 处理器的多处理器芯片组。目前, 已采用 FPGA 平台对该芯片组进行验证和测试 , 以该芯片 组为核心的四处理器原型系统完成 BIOS 引导和操作系统运行, 经过实测处理器的访问请求通过芯片组延迟小 于 0. 5 μs, 芯片组内处理器通信带宽达到 500 Mbps。 关键词: 多处理器; 芯片组; 全局地址空间 ; 龙芯 2E 处理器 中图分类号: TP302 文献标志码: A 文章编号: 1001- 3695( 2008) 05- 1465- 05 Design and implementation of multiprocessor chipset based on Godson 2E CPU FANG Zhibin1a, 1b, 2 , HU Peng1a, 1b, 2 , AN Xuejun 1a, 1b, SUN Ninghui1a, 1b ( 1. a. Institute of Computing Technology, b. Key Laboratory of Computer System Architecture, Chinese Academy of Sciences, Beijing 100080, China; 2. Graduate School, Chinese Academy of Sciences, Beijing 100049, China) Abstract: This paper introduced the design of a multiprocessor chipset for high performance computer, whose features were the twolayer interconnection by chipset and router, global address space( GAS) and the support for synchronization. It de- scribed the architecture, design principles and key techniques of the multiprocessor chipset, and the FPGA implementation of the chipset based on Godson 2E CPU was presented. The 4CPU prototype system could run Linux operating system. The expe riment shows that the latency across the chipset is less than 0.5 μs and the band