chapter10(组合逻辑电路)课件.pptVIP

  1. 1、本文档共70页,可阅读全部内容。
  2. 2、原创力文档(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。
  3. 3、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载
  4. 4、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
  5. 5、该文档为VIP文档,如果想要下载,成为VIP会员后,下载免费。
  6. 6、成为VIP后,下载本文档将扣除1次下载权益。下载后,不支持退款、换文档。如有疑问请联系我们
  7. 7、成为VIP后,您将拥有八大权益,权益包括:VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
  8. 8、VIP文档为合作方或网友上传,每下载1次, 网站将根据用户上传文档的质量评分、类型等,对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档
查看更多
chapter10(组合逻辑电路)课件

第10章 组合逻辑电路;10.1 组合逻辑电路的分析与设计;10.1.1组合逻辑电路分析 ;例:分析下图的逻辑功能。 ;真值表;例:分析下图的逻辑功能。 ;真值表;例:分析下图的逻辑功能。 ;真值表;逻辑功能为一个选通电路 ;2;10.1.2组合逻辑电路设计;例:设计三人表决电路(A、B、C)。每人一个按键,如果同意则按下,不同意则不按。结果用指示灯表示,多数同意时指示灯亮,否则不亮。; 真值表;对逻辑表达式进行化简;4、根据逻辑表达式画出逻辑图。;;例:设有甲、乙、丙三台电动机,它们运转时必须满足这样的条件,即任何时间必须而且仅有一台电动机运行。如不满足条件,就输出报警信号。试设计此报警电路。;2、根据题意列出逻辑真值表。;3、列出逻辑表达式并进行化简:;4、根据逻辑表达式画出逻辑图。;10.1.3组合逻辑电路设计中的几个实际问题;10.2 编码(Encoder)器;例:用与非门组成三位二进制编码器;真值表;I1;10.2.2 二---十进制编码器;真值表;逻辑图略;(2)三位二进制译码器;10.3 译码(Decoder)器;;74LS139的功能表;74LS139管脚图;例:利用线译码器分时将采样数据送入计算机。;00;用2-4线译码器设计多输出计逻辑电路;例:;接线图;n-2n 线译码器,包含了n变量所有的最小项。加上或门或与非门,可以组成任何形式的输入变量小于n的组合逻辑函数。;10.3.2显示译码器;显示器件:;显示器件:;显示译码器:;功能表(简表);74LS49与七段显示器件的连接:;10.4 数据选择器;从n个数据中选择一路传输,称为n位数据选择器。从m位数据中各选择一路传输,称为m位数据选择器。;四选一集成数据选择器74LS153;八选一集成数据选择器74LS151;用两片74LS151构成十六选一数据选择器;用两片74LS151构成十六选一数据选择器;例如用数据选择器设计逻辑电路;例:;D0;用n位地址输入的数据选择器,可以产生任何一种输入变量数不大于n+1的组合逻辑函数。;10.5 加法器;加法运算的基本规则:;1.半加器:;真值表;=1;(2)全加器:;俊赶遏扳侥讫位毁向艰币薄狡甜纱姿柴申龚怪瘫焚溺讯快普棺捡值惰钒搏chapter10(组合逻辑电路)课件chapter10(组合逻辑电路)课件;半加和:;半加器构成的全加器;半加器;10.5.2 多位加法器 ; 全加器SN74LS183的管脚图;应用举例:用一片SN74LS183构成两位串行进位全加器。;其它组件:

文档评论(0)

gm8099 + 关注
实名认证
文档贡献者

该用户很懒,什么也没介绍

1亿VIP精品文档

相关文档