原创力文档- 1、本文档共8页，可阅读全部内容。
- 2、原创力文档（book118）网站文档一经付费（服务费），不意味着购买了该文档的版权，仅供个人/单位学习、研究之用，不得用于商业用途，未经授权，严禁复制、发行、汇编、翻译或者网络传播等，侵权必究。
- 3、本站所有内容均由合作方或网友上传，本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺！文档内容仅供研究参考，付费前请自行鉴别。如您付费，意味着您自己接受本站规则且自行承担风险，本站不退款、不进行额外附加服务；查看《如何避免下载的几个坑》。如果您已付费下载过本站文档，您可以点击 这里二次下载。
- 4、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等，请点击“版权申诉”（推荐），也可以打举报电话：400-050-0827(电话支持时间：9:00-18:30)。
- 5、该文档为VIP文档，如果想要下载，成为VIP会员后，下载免费。
- 6、成为VIP后，下载本文档将扣除1次下载权益。下载后，不支持退款、换文档。如有疑问请联系我们。
- 7、成为VIP后，您将拥有八大权益，权益包括：VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
- 8、VIP文档为合作方或网友上传，每下载1次， 网站将根据用户上传文档的质量评分、类型等，对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档
查看更多
数字电路实验教程mdash;mdash;CPLD编程
组合逻辑电路设计举例：
例1. 8 位带进位端的加法器的设计实例
module adder_8(cout, sum, a, b, cin);
input cin;
input [7:0] a, b;
output cout;
output [7:0] sum;
assign {cout, sum} = a + b + cin;
endmodule
例2. 比较器的设计实例
module compare(equal, a, b);
parametersize = 8;
input [size- 1:0] a, b;
output equal;
assign equal = (a b)?1:0;
endmodule
例3. 3-8 译码器设计举例
module decoder(out, in);
input [2:0] in;
output [7:0] out; //输出高电平有效
assign out = 1’b1 in;
endmodule
下面的例子和课本中的 74138 译码器完全对应：
为了方便描述，程序中将输入 A 和输出 Y 分别用矢量 in 和 out 来表示。
module decoder_138(g1 or g2 or g3 or in or out) ； // “or” 等效于“ ，”
input [2:0] in;
input g1, g2, g3;
output [7:0] out;
reg [7:0] out;
always@(g1, g2, g3, in)
if (!g1 || g2 || g3) out = 8’b1111_1111; //g1 、g2、g3 为译码使能信号
else
begin
case(in)
3’b000: out = 8’b1111_1110;
3’b001: out = 8’b1111_1101;
3’b010: out = 8’b1111_1011;
3’b011: out 8’b1111_0111;
3’b100: out = 8’b1110_1111;
3’b101: out = 8’b1101_1111;
3’b110: out = 8’b1011_1111;
3’b111: out = 8’b0111_1111;
endcase
end
endmodule
例4. 多路选择器设计实例
方案一
module mux1(out, a, b, sel);
input a, b, sel;
ou
文档评论（0）