第十章 淀积.pptVIP

第十章 淀积;淀积薄膜的主要方法有 热氧化（常压热氧化、低压热氧化、高压热氧化等） 物理淀积（真空蒸发、溅射镀膜、分子束外延等） 化学汽相淀积（CVD）（常压CVD、低压CVD、等离子增强CVD、气相外延等） ; 随着电路尺寸的不断缩小，开始通过增加淀 积层数的方法，在垂直方向上进行拓展。在20 世纪60年代，二极管器件已经采用了化学气相 淀积技术完成的双层结构，即外延层和顶部的 二氧化硅钝化层。参见下图。;;20世纪90年代，先进的MOS器件具有4层金 属内部连接，需要许多淀积层。主要有淀积 掺杂的硅层，称为外延层，金属间的绝缘介 质层，金属间的导电连线，金属导体层和最 后的钝化层。 ;本章主要介绍化学气相淀积（CVD）在常压和 低压技术中的实际运用。 10.1.1 成膜技术相关术语 多层金属化：用来连接硅片上高密度堆积器件的那些金属层和绝缘介质层 金属层：铝金属化使用铝合金作为互连线，工业界正在向铜金属化过渡。每层金属层被定义为Metal-1、 Metal-2，以此类推。 关键层：线条宽度被刻蚀为器件特征尺寸的金属层。 ;介质层：介于硅上有源器件和第一层金属之间的电绝缘层称为第一层层间介质（ILD-1），这一层也被称为金属前绝缘层（PMD）。典型的ILD-1是一层掺杂的SiO2。 层间介质（interlayer dielectric,ILD），应用于器件不同的金属层之间。充当两层导电金属或者相邻金属线条之间的隔离膜。常采用介电常数为3.9到4.0的SiO2。;10.1.2 薄膜的参数 在半导体中薄膜需要满足的一般标准包括: 厚度/均匀性 膜的厚度要均匀同时要满足电性能和机械性能的要求。淀积的膜必须连续无空隙，以阻止杂质的进入和防止层间短路。 阶梯部位的厚度维护。过薄的阶梯部位的厚度可能导致器件短路或引入不需要的电荷，问题多出在窄而深的孔和沟槽处。称这种情形为高的深宽比（间隙的深度和宽度的比值）模式。;高深宽比的间隙会使淀积厚度均匀的膜很困难，并且 会产生夹断和空洞。随着高密度集成电路特征尺寸的 不断减小，对于高的深宽比的间隙可以均匀、无空 洞的填充，淀积工艺显得至关重要。 ;2.表面平整度/粗糙度 粗糙度会对图???的形成产生影响，所以淀 积的膜必须平整、光滑。 3.组成/核粒尺寸 在淀积过程中，薄膜材料趋向于聚集或成 核。在相同的组成和厚度的薄膜中，核粒 尺寸上的变化会产生电性能和机械性能上 的差异。 ;4.好的粘附性 为了避免薄膜分层和开裂，薄膜对衬底材 料要有好的粘附性。薄膜表面的粘附性由表 面洁净度、薄膜能、合金材料类型等因素决 定。 5.自由应力 淀积时附加额外应力的薄膜将通过裂缝的 形成而释放出来。要求无应力或低的膜应力。 ;6.纯净度和密度 高纯度意味着在薄膜中没有那些会影响膜质 量的化学元素或分子。 膜密度也是膜质量的重要指标，显示膜层中 针孔和空洞的多少。 7.好的电学特性 半导体中的金属传导层需要高传导、低电阻 和低电容的材料；传导层之间使用的绝缘介 质层需要高电容和高电阻的绝缘介质。 ;10.2 化学气相淀积基础 化学气相淀积（Chemical Vapo Deposition）是指利用热能、辉光放电、等离子体或其它形式的能源，使气态物质在固体的热表面上发生化学反应并在该表面上淀积，形成稳定的固态物质的工艺过程。;特点： 产生化学反应 膜中的材料由外部提供 反应物为气相形式 样品本身不参加反应 温度比较低 淀积膜的厚度与时间成正比 ;CVD薄膜分类;CVD工艺特点 1、CVD成膜温度远低于衬底材料的熔点或软化点，因而减轻了衬底片的热形变，减小了沾污，抑制了缺陷生成，减轻了杂质的再分布，适于制造浅结分立器件以及VLSI电路； 2、薄膜的成分精确可控、配比范围大，重复性 好； 3、淀积速率一般高于PVD（ 物理气相淀积，如 蒸发、溅射等）；厚度范围从几百?至数毫 米，生产量大； 4、淀积膜结构完整、致密，与衬底粘附性好， 台阶覆盖性能好;发生的化学反应可分为4种类型: 高温分解：是仅受热量驱动的化学反应过程 还原反应：是分子和氢气的化学反应过程 氧化反应：是原子或分子和氧气的化学反应过程 氮化反应：是形成氮化硅的化学工艺过程;薄膜生长;10.2.1 CVD工艺 1.基本CVD系统设计 ;2. CVD的工艺步骤 步骤包括： 预清洗，去除微粒和游离的金属杂质 淀积，以循环的方式进行 评估，包括阶梯覆盖、纯度、清洁度和化学组成;10.3CVD系统分类 ;CVD系统主要分为两种类型：常压和低压。 不同的是热墙和冷墙。 冷墙系统：直接加热晶圆托架或晶圆，加热采 用感应或热辐射方式，反应室壁保持冷