第四章 MOS逻辑集成电路-1.ppt

第四章MOS逻辑集成电路 学习要求 MOSFET结构及工作原理（补充） CMOS基本逻辑单元 静态逻辑和动态CMOS电路 BiCMOS逻辑集成电路 MOS存储器 FET（Field Effective Transistor） The junction-gate field effective transistor The insulated MOS/FET gate transistor The deletion type transistors The enhancement type transistors 补充知识 MOS的结构、工作原理 MOS的阈值电压VT MOS中应注意的问题 MOS管概述 Metal Oxide Semiconductor Field Effective Transistor-MOSFET 特点 制造工艺简单 成品率高 功耗低、体积小 输入阻抗高，可利用栅源电容进行动态存储 N沟MOS较P沟MOS速度快，但工艺复杂 CMOS输入阻抗更高、没有静态功耗 Voltage-controlled semi-conductor components S（source）G（Gate）D（Drain）B（Bulk）栅一定要全部覆盖沟道区分清S、G、D、B区 CMOS标准门的例子 CMOS的微观照片 MOS管工作原理 以NMOS为例，栅源形成正向电压 驱赶衬底的多数载流子空穴，吸引少数载流子电子，在栅极下形成一个耗尽层，称之为反型层。 在正向电压大于阈值电压，N+扩散层中的多数载流子被吸引到栅极之下，衬底的少数载流子也被吸引到栅极之下，称之为N型感生沟道。 感生沟道与衬底之间依靠耗尽层进行绝缘。 阈值电压定义 MOS的阈值电压VT 在栅极上施加一个正电压（相对于源极）时，栅极和衬底会形成电容的极板，而栅极氧化物则充当电介质。 耗尽层类似于pn结二极管中所产生的耗尽区 使MOS结构半导体表面产生强反型层所需要外加的栅、源电压，称为“阈值电压”。（开启电压） VT的计算 电压、电容和电荷量关系式 耗尽层中的电荷 理想MOS结（费米势） 金属-半导体功函数差 氧化膜中的电荷（表面态电荷） 注入（Implants） 电流—电压关系 MOS管工作原理（续） 长沟道器件输出特性曲线 如果在源极和漏极之间有连续的沟道存在，那么器件将工作在线性区 VDSVGS-VT ID=2Kn[(VGS-VT)-VDS/2]VDS≈2Kn(VGS-VT)VDS 位于感应沟道上的电势差固定为VGS-VT，得 ID=Kn(VGS-VT)2 类似于一个受电压控制的可变电阻（非线性） 如果漏极和源极电压出现迅速增长，则有VGS-V(x) ≤VT发生。在这样的条件下，晶体管工作在饱和区 由于耗尽区的存在 长度系数L减小和沟道长度调制效应，得ID=Kn(VGS-VT)2(1+λVDS)。λ称为沟道调制因子，典型值在0.01~0.1/V之间 相当于一个受电压控制的电流源 注意：当VGS=VT时，电流不会突然降为零，在那一点器件将进入亚阈值工作状态。为了使器件完全停止工作，栅极-源极电压必须比VT低得多 总结 关闭区（VGS远低于VT） 亚阈值区（ VGSVT ） 线性电阻区（VDSVGS-VT） 饱和区（VDS≥VGS-VT） 沟道电位由于源漏的电位而出现电位梯度，靠近源极电位差最大，靠近漏极电位差最小 当VDS=VGS-VT时沟道出现夹断，进一步增加VDS，沟道电场几乎不再增加，压降几乎全部落在夹断区内，ID趋于饱和 MOSFET的主要参数 开启电压：取决于VT NMOS大于零、PMOS小于零 当IDS为定值，源漏电流为10~50微安时的VGS值≈VT 跨导：（交流小信号）由端电压和端电流的偏导数来定义（右上角公式1） 线性区：gm=knVDS 饱和区：gm=kn (νGS-VT)=（2CoxuWiDS/L）1/2 输入电阻：RGS1010Ω以上 输出电阻：右上角公式2 线性区：数十~数百欧姆 饱和区：趋近于无穷大 击穿特性 P-N结击穿电压、源漏电压穿通组成的源漏击穿电压BVDS 栅极击穿电压BVGS（不可恢复），一般100~200V MOS器件与BJT的比较 多子器件、少子器件 导电载流子 电压控制、电流控制 I-V特性 Physical Architecture MOSFET的阈值电压VT 栅极材料 栅极绝缘材料 栅极绝缘层厚度 沟道掺杂的浓度 源极与衬底之间的电压 MOSFET的阈值电压VT 在低电源电压的情况下，较低的阈值电压有利于保持性能的变化趋势。 根据门控延迟时间与VT/VDD之间的相互关系，当阈值电压达到VDD/2时，延迟时间迅速增加，MOSFET电流的急剧降低以及CMOS反相器门限的相应增高 一、阈值电压分析 金属M