计算机组成原理(第2版)(第五章).ppt

2. 排队器 排队 在 CPU 内或在接口电路中（链式排队器） 硬件 软件 5.5 详见第八章 INTP1′ INTP2′ INTP3′ INTP4′ INTR1 INTR2 INTR3 INTR4 1 1 1 1 INTR1 设备 1#、2#、3#、4# 优先级按 降序排列 INTRi = 1 有请求 即 INTRi = 0 1 INTP1 1 INTP2 1 INTP3 1 INTP4 INTR1 INTR2 INTR3 INTR4 INTR1 INTR2 INTR3 INTR4 1 1 1 1 INTP1′ INTP2′ INTP3′ INTP4′ INTR2 INTR1 INTR1 INTR2 5.5 1 INTP2 2. 排队器 排队 在 CPU 内或在接口电路中（链式排队器） 硬件 软件 详见第八章 3. 中断向量地址形成部件 入口地址 … 向量地址 … 排队器输出 由软件产生 硬件向量法 显示器服务程序 打印机服务程序 JMP 400 JMP 300 JMP 200 … … … … 主存 12H 13H 14H 200 300 向量地址 入口地址 入口地址 中断向量地址 形成部件 设备 编码器 1 0 0 0 … 0 0 0 1 0 0 1 0 0 1 0 0 … 0 0 0 1 0 0 1 1 详见第八章 由 硬件 产生 向量地址 再由 向量地址 找到 入口地址 5.5 设备选择电路 DBR D Q 数据线 启动命令 地址线 SEL 输入数据 启动设备 设备工作 结束 1 Q Q D INTR B Q Q MASK 设备编码器 排队器 中断查询 来自高一级 的排队器 至低一级 的排队器 向量地址 中断响应 INTA 中断请求 命令译码 4. 程序中断方式接口电路的基本组成 5.5 四、I/O 中断处理过程 1. CPU 响应中断的条件和时间 (1) 条件 (2) 时间 允许中断触发器 EINT = 1 用 开中断 指令将 EINT 置 “1” 用 关中断 指令将 EINT 置“ 0” 或硬件 自动复位 当 D = 1（随机）且 MASK = 0 时 在每条指令执行阶段的结束前 CPU 发 中断查询信号（将 INTR 置“1”） 5.5 设备选择电路 DBR D Q 数据线 启动命令 地址线 SEL 输入数据 启动设备 设备工作 结束 1 Q Q D INTR B Q Q MASK 设备编码器 排队器 中断查询 来自高一级 的排队器 至低一级 的排队器 向量地址 中断响应 INTA 中断请求 命令译码 ① ② ③ ④ ⑤ ⑥ ⑦ ⑧ 2. I/O 中断处理过程 ① 1 0 DBR ④ ⑤ ⑦ ⑧ 设备选择电路 0 1 以输入为例 ② 5.5 ③ ⑥ 五、中断服务程序流程 1. 中断服务程序的流程 (1) 保护现场 (2) 中断服务 (3) 恢复现场 (4) 中断返回 对不同的 I/O 设备具有不同内容的设备服务 中断返回指令 2. 单重中断和多重中断 不允许中断 现行的 中断服务程序 单重 中断 多重 中断 允许级别更高 的中断源 中断 现行的 中断服务程序 中断隐指令完成 进栈指令 出栈指令 程序断点的保护 寄存器内容的保护 5.5 3. 单重中断和多重中断的服务程序流程 中断否？ 保护现场 设备服务 恢复现场 开中断 中断返回 取指令 执行指令 中断服务程序 中断响应 程序断点进栈 关中断 向量地址 PC 中断周期 是 中断返回 保护现场 设备服务 恢复现场 开中断 开中断 开中断 中断隐指令 中断隐指令 否 取指令 执行指令 中断否？ 否 中断响应 程序断点进栈 关中断 向量地址 PC 中断周期 是 中断服务程序 单重 多重 5.5 程序中断接口芯片 8259A 的内部结构 5.5 内部总线 缓冲器 读 / 写 逻 辑 级联缓冲 器/比较器 优先权 判别器 ( PR ) 中断 服务 寄存 器 (ISR) 中断 请求 寄存 器 (IRR) 中断屏蔽寄存器 （IMR） 控制逻辑 INT INTA D7~D0 A0 RD WR CS CAS0 CAS1 CAS2 SP/EN IR0 IR1 IR2 IR3 IR4 IR5 IR6 IR7 内部总线 主程序和服务程序抢占 CPU 示意图 准备工作 准备工作 准备工作 传送数据 传送数据 发中断请求 发中断请求 I/