计算机组成原理--计算机的逻辑部件.pptVIP

简单串行级联的4位全加器 并行进位 分析进位逻辑表达式，可将Ci改写为以下形式： Ci= AiBiCi-1+AiBiCi-1+ AiBiCi-1+ AiBiCi-1 Ci＝AiBi＋AiCi－1＋BiCi－1 ＝AiBi＋（Ai＋Bi）Ci－1 令Gi＝AiBi 令Pi＝Ai＋Bi 则Ci＝Gi＋PiCi－1 其中： Gi=Xi·Yi 称为进位产生函数 Pi=Xi+Yi 称为进位传递函数 Gi的意义是：当 Xi、Yi 均为“1”时定会产生向高位的进位。 Pi的意义是：当Xi和Yi中有一个为“1”时，若同时低位有进位输入，则本位也将向高位传送进位。 四级进位信号的逻辑表达式 C1=G1+P1C0 C2=G2+P2C1 =G2+P2(G1+P1C0) =G2+P2G1+P2P1C0 同理 C3=G3+P3C2 =G3+P3G2+P3P2G1+P3P2P1C0 C4=G4+P4C3 =G4+P4G3+P4P3G2+P4P3P2G1+P4P3P2P1C0 并行进位加法器构成 根据并行进位结构，可以很方便的构成并行进位加法器。 与74181型ALU连用的超前进位产生电路 * 第二章 计算机中常用的逻辑部件 一、加法器 　　不考虑进位输入时，两数码Xn、Yn相加称为半加器；若考虑低位进位输入Cn-1相加，则称为全加器。全加和Fn和进位输出Cn的表示式分别为： 　Fn=XnYnCn-1+ XnYnCn-1+ XnYnCn-1+ XnYnCn-1 　Cn= XnYnCn-1+ XnYnCn-1+ XnYnCn-1+ XnYnCn-1 　　将4个全加器相连可得4位加法器，但其加法时间长。因为位间进位是串行传送的，本位全加和Fi必须等低位进位Ci-1来到后才能进行，加法时间与位数有关。只有改变进位逐位传送的路径，才能提高加法器工作速度。 　　较好解决办法之一是采用“超前进位产生电路”来同时形成各位进位，从而实行快速加法，称这种加法器为超前进位加法器。 　　并行进位的优点是速度快，但线路较复杂。随着位数的增加，进位形成逻辑的输入变量增加，门的输入端要增多，以致在实际构成时发生困难。 　　因此，考虑到实际逻辑电路和工程实践的现实性，一般将加法器分成若干组。随着组内进位逻辑与组间传递逻辑的不同选择，形成了多种进位链结构。常见的两种是组间串行和组间并行。 单重分组跳跃进位 　　以16位加法器为例。这种加法器可分为四组，每组四位，组内采用并行进位结构，组问则采用串行进位传送结构，这种方法称为单重分组跳跃进位。 　　整个16位加法器将有四套结构相同的小组组内进位链，结构的规整有利于调试和维修。 单重分组跳跃进位 多重分组跳跃进位 　　当位数较多时，则组数较多，仅组间进位的串行传递也会带来较大的延迟，因此可让组间进位也采用并行进位链结构，这将能进一步提高运算速度。 　　这种方法实际上是将整个加法器分级，每一级都采用并行进位，因此称为多重分组跳跃进位法。 并行进位结构 FA4 FA3 FA2 FA1 A4 B4 C3 A3 B3 C2 A2 B2 C1 A1 B1 C0 F4 F3 F2 F1 C4 P4~P1 G4~G1 CN+X CN+Z CN+Y 用两个16位全先行进位部件（74182）和八个74181可级连组成的32位ALU电路。 用四个16位全先行进位部件（74182）和十六个74181可级连组成的64位ALU电路。 *