第一章FPGA系统设计基础1.1和1.2小节课件.ppt

教师授课水平 授课答疑 课后答疑（课间或周二晚327） 集中答疑（班长把问题集中反馈） 课堂纪律 旷课（实验）-5 考试原则 59就是不及格 1.点名 2.作业与课前讨论 3.上次课回顾与讨论学习 4.这次课内容与目标 5.课程讲解 6.小结 本门课程的主要内容 对FPGA器件原理及构造的理解与掌握 VHDL语言的掌握（可能的话也包括Verilog HDL） FPGA开发流程的掌握 工具软件的使用（quartus为主ISE为辅） 实验 本次课的教学目的 了解可编程逻辑器件的编程器件工作原理，基本结构和电路表示方法，现代数字系统的设计方法，优秀FPGA设计的重要特征，可编程逻辑器件的一般设计流程，了解Altera和Xilinx公司的可编程逻辑器件设计工具。 重点掌握现代数字系统的设计方法和FPGA设计流程的概念 知识要点 可编程逻辑器件及FPGA简介 FPGA设计方法与要求 FPGA设计流程 FPGA设计工具 1.1可编程逻辑器件基础 1.1.1 概述 可编程逻辑器件（Programmable Logic Device，简称为 PLD）是20世纪70年代发展起来的一种新型逻辑器件，是目前数字系统设计的主要硬件基础。 PROM FPLA PAL GAL 1.1.1 概述 PROM（包括EPROM、EEPROM）：其内部结构是由“与阵列”和“或阵列”组成。它可以用来实现任何以“积之和”形式表示的各种组合逻辑。 PLA：一种基于“与一或阵列”的一次性编程器件，由于器件内部的资源利用率低，现已不常使用。 PAL：也是一种由基于“与一或阵列” 的一次性编程器件组成。PAL具有多种的输出结构形式，在数字逻辑设计上具有一定的灵活性。 GAL：是一种电可擦写、可重复编程、可设置加密位的PLD器件。GAL器件有一个可编程的输出逻辑宏单元OLMC，通过对OLMC配置可以得到多种形式的输出和反馈。比较有代表性的 GAL芯片是 GAL16V8、 GAL20V8和 GAL22V10，这几种GAL几乎能够仿真所有类型的PAL器件，并具有100％的兼容性。 EPLD：基本逻辑单位是宏单元，它由可编程的与—或阵列、可编程寄存器和可编程 I／O 3部分组成。由于EPLD特有的宏单元结构、大量增加的输出宏单元数和大的与阵列，使其在一块芯片内能够更灵活性的实现较多的逻辑功能 CPLD：是EPLD的改进型器件，一般情况下， CPLD器件至少包含3种结构：可编程逻辑宏单元、可编程I／O单元和可编程内部连线。部分CPLD器件还集成了RAM、FIFO或双口RAM等存储器，以适应DSP应用设计的要求。 FPGA：在结构上由逻辑功能块排列为阵列，并由可编程的内部连线连接这些功能块，来实现一定的逻辑功能。FPGA的功能由逻辑结构的配置数据决定，在工作时，这些配置数据存放在片内的SRAM或者熔丝图上。使用SRAM的FPGA器件，在工作前需要从芯片外部加载配置数据，这些配置数据可以存放在片外的EPROM或其他存储体上，人们可以控制加载过程，在现场修改器件的逻辑功能。 1.1.2 可编程逻辑器件的编程器件工作原理 PLD按照编程工艺又可分为4个种类： 熔丝（Fuse）或反熔丝（Antifuse）编程器件； UEPROM编程器件； EEPROM编程器件； SRAM编程器件。 前3类器件称为非易失性器件，它们在编程后，配置数据保持在器件上；第4类器件为易失性器件，每次掉电后配置数据会丢失，因而在每次上电时需要重新进行数据配置。 1.可编程只读存储器（PROM） 熔丝（Fuse）或反熔丝（Antifuse）编程器件采用PROM结构。PROM的总体结构与掩模ROM相同，所不同的是在出厂时已经在存储矩阵的所有交叉点上全部制作了存储元件。存储元件通常有两种电路形式：一种是由二极管组成的结破坏型电路；另一种是由晶体三极管组成的熔丝型电路，结构示意图如图1.1.1所示。 PROM的存储单元一旦由“0”改写为“1”或由“1”改写为“0”，就变成固定结构，因此只能进行一次编程。所以可编程只读存储器（PROM）也称为一次可编程只读存储器。 在产品的开发设计过程中，设计人员可以通过编程器将所需内容（程序和数据）自行写入PROM中得到所要求的ROM。 2. 可擦除的可编程只读存储器（EPROM） 最早研究成功并投入使用的EPROM是用紫外线照射进行擦除的，并被称之为EPROM。因此，现在一提到EPROM就是指的这种用紫外线擦除的可编程 ROM（Ultra-Violet Erasable Programmable Read-Only Memory，简称 UVEPROM）。 EPROM采用MOS型电路结构，其存储单元通常由叠栅型MOS管组成。叠栅型MOS管通常采用增强型场效应管结构。叠栅注入