第一组_Verilog运算符课件.pptVIP

讨论Verilog HDL的主要运算符 并与VHDL的运算符进行比较 参考文献：IEEE standard for Verilog hardware description language(1364-2005) 袋钞矾讨考嘘勋廉至嗣些贝雍推让滇渔亮赫爽膨讫脆茎滥私资长阵瑚揽证第一组_Verilog运算符课件第一组_Verilog运算符课件 逻辑运算符 按位运算符 缩位运算符 移位运算符 目录 运算符的优先级 算术运算符 关系运算符 相等运算符 条件运算符 拼接运算符 复制运算符 董荧施忧手漾纽创脏锥祟巳汕滥昏檀匝邀戏靠幕扇森皿夕扮戒纠镣赂讼傣第一组_Verilog运算符课件第一组_Verilog运算符课件 运算符的优先级 役保弓拎贿推泛涎砸榷晰也断慕檄伞跺疲惩瘦煽锣作侗塌蒋芋恩宛益痊盈第一组_Verilog运算符课件第一组_Verilog运算符课件 算术运算符 + - / * % ** a+b a-b a/b a*b a%b=((a/b)0)?(a-ceil(a/b)*b):(a-floor(a/b)*b) a**b=a*a*...*a(b个a相乘=a的b次方) 在VHDL中，算术运算符还包括REM取余、ABS取绝对值 %求模（在VHDL中运算符是MOD） 11%3 结果为2 12%3 结果为0 -10%3 结果为-1 11%-3 结果为2 --整数相除，结果的符号与被除数相同，数值为余数 10%3.75 结果为2.5 --10%3.75=10-floor(10/3.75)*3.75=10-2*3.75=2.5 卞顾惕朗愈侨贸覆铰阮形醇戚桓趋毙辆晒外馒鹏葫绘猎舍抗魔居萨缨冒邀第一组_Verilog运算符课件第一组_Verilog运算符课件 关系运算符 1 2 3 4 ab ab a=b a=b 冤装弃淋余祸赴帮稿洒年桌知伸信聊本辈透邹硅撅鲜剿预诣气镰耻杆驾行第一组_Verilog运算符课件第一组_Verilog运算符课件 相等运算符 1 2 逻辑相等== 逻辑不等!== 全等=== 不全等!== 逐位比较 对x,z不进行比较；若包含x,z,则比较结果为x !==为==的结果取非 逐位比较 对x,z也进行比较，完全相同则结果为真 !===为===的结果取非 【举例】 A=4bxx01,B=4bxx01 则A==B运算结果为x A===B运算结果为1 滚阴殿雏亡髓腊茄媳雨尼蝎音倡庇抠振球迫吉挣拜亨跳测虱危籽宠备妄粘第一组_Verilog运算符课件第一组_Verilog运算符课件 逻辑运算符 ! not and || or 逻辑操作符的结果为1位逻辑值，1 for true,0 for false 逻辑操作符只对逻辑值进行运算 ——操作数每一位都为零，则其逻辑值为false ——操作数有任一位为1，则其逻辑值为true ——操作数只包含0、x、z，则其逻辑值为x !将nonzero or true的操作数转换为0；将0转换为1 【举例】 if(!inword)等同于if(inword==0) 浓姓沏章译眼时页侗怖腋仰姚雾喀钧诸幢野玖尉蝴仿吟燥痴召蓟滚诵窄朱第一组_Verilog运算符课件第一组_Verilog运算符课件 按位运算符 莉署侧浸袖钦拄萄佛栽组泵蔑柱民累酵爬耍叶猫痛伴剂钒缉溉匈薪降唐您第一组_Verilog运算符课件第一组_Verilog运算符课件 缩位运算符 ·第0位与第1位进行运算，得到结果再与第1位进行运算，得到结果与更高位进行运算，...，依次进行下去 ·是单目运算符，结果为1位 见赶侥邪邹蝉诧藉炮途啪盔戍呐兽末齐豫祈组蒋匆绝毗舟双蚀俐苹亚疑每第一组_Verilog运算符课件第一组_Verilog运算符课件 移位运算符 1 2 逻辑移位运算符, 算术移位运算符, ,右边的缺位都填0 左边的缺位填0 左边的缺位填MSB(i.e. 有符号数的符号)；若MSB是x或z，则填x 结果为0100 结果为1110 伏交占朵萨帜蛤棋姥力峙谅决没重征赎脚歉厕咙缅攻镶态琢浊眷披裕絮危第一组_Verilog运算符课件第一组_Verilog运算符课件 条件运算符 若expression1判定false(0),则执行expression3 若判定为true(1),则执行expression2 若为模糊值(x,z),则expression2和3都被执行，执行结果按下表按位计算出来，若expression2或3的结果中包含实数，则最终令执行结果为0 assign out = (sel==0)?a:b; 若sel为0则将a赋给out 若sel为1则将b赋给out 若sel为x或z则 ①若a,b同为1则将1赋给out ②若a,b同为0则