基于系统级的vlsi低功耗设计本科毕业论文.docVIP

学院： 专业： 姓名： 学号：  基于系统级的VLSI低功耗设计 电子工程学院 集成电路设计与集成系统专业 姓名 学号 摘要：随着VLSI的高速发展，低功耗成为除性能、面积之外的重要考虑方向。从早期的TTL到现在VLSI的第一选择CMOS，人们对低功耗的研究从未停止。本论文分析研究了CMOS的两大功耗：静态功耗和动态功耗及其产生的原因，并在VLSI系统级、RTL级、逻辑级、算法级与物理级低功耗设计层次中着重研究了系统级低功耗设计方法中的电源缩放技术、软硬件划分、功耗管理、分布式数据处理、系统级时钟分配、降低总线功耗、采用并行处理、采用流水线技术、选择低功耗IP及硬件的可编程程序等技术方法进行论述以期完成基于VLSI系统级的低功耗设计。 综述： 引言 随着VLSI不断的提高集成度和不断的减小面积，在追求高效高性能芯片的同时电路的高功耗问题越来越严峻。它不但大大增加了芯片散热的难度和晶圆封装的成本，也决定着发热损耗、电池寿命和芯片尺寸等。由高温导致的桥接故障、连线电阻和漏电流变大使得线性时延和门时延增加引起线性故障，都会使电路工作不稳定甚至失效作废对人体造成危害，智能手机经常性过热或耗电严重与前段时间三星note7的爆炸就与此有关。而可佩戴性设备又是智能设备发展的未来趋势，如各类智能手环、Applewatch、谷歌眼镜等。但