原创力文档- 1、本文档共25页，可阅读全部内容。
- 2、原创力文档（book118）网站文档一经付费（服务费），不意味着购买了该文档的版权，仅供个人/单位学习、研究之用，不得用于商业用途，未经授权，严禁复制、发行、汇编、翻译或者网络传播等，侵权必究。
- 3、本站所有内容均由合作方或网友上传，本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺！文档内容仅供研究参考，付费前请自行鉴别。如您付费，意味着您自己接受本站规则且自行承担风险，本站不退款、不进行额外附加服务；查看《如何避免下载的几个坑》。如果您已付费下载过本站文档，您可以点击 这里二次下载。
- 4、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等，请点击“版权申诉”（推荐），也可以打举报电话：400-050-0827(电话支持时间：9:00-18:30)。
查看更多
反相器电路、版图与特性课件
三、反相器电路、版图及特性 ;1、反相器晶体管电路图、工作原理;当Vin=‘0’时，VGS2=-5V, VGS1=-0V
|VGS2||Vthp|, VGS1Vthn
PMOS导通 NMOS截止
output=‘1’;Effects of changing the bn/bp Ratio;2、反相器的时序特性;反相器的延迟;如果要使tPLH=tPHL
则要Rp=Rn，也就是?n= ?p，则必须要满足
（W/L)p=3(W/L)n，
我们定义一个标准延迟单位的倒相器为： ?n= ?p， （W/L)p=3(W/L)n，
(W/L)n=1/1, （W/L)p=3 ， 此时倒相器的标准延迟为T。（负载也为一个标准倒相器）。
;反相器输出尖峰的形成;反相器的反转点(了解）;Power Consumption;3、反相器的版图;单个晶体管版图;CMOS Process Layers(CMOS 工艺层次);Intra-Layer Design Rules(设计规则) 规定各层次的最小宽度和最小间距,相关层次之间的最小间距.;NWELL(N阱);版图文件:
GDSII,CIF格式;两种典???的倒相器版图 (Two Typical Inverter Layout Styles);4、闩锁效应(Latch-up);闩锁效应的解决方法(Solutions to Latch-up);多级驱动用于改善大负载时的开关时间.
比例因子可以用:
优化的驱动级的数目可以用公式表示：
多级驱动器的延迟：;大晶体管的版图(Layout of Large Transistors);分布式线驱动器(Distributed Line Drivers) （了解）;驱动长线Driving Long Lines (Transmission Line Issues)(了解）;其他倒相器电路(Other Inverter Circuits)（了解）;线驱动器电路(Line Driver Circuits) （了解）
文档评论（0）