存储器连接到CPU.ppt

5.4 存储器与CPU的连接;5.4.1 存储器与CPU连接应考虑的问题 ;2．CPU总线的负载能力 通常CPU总线的直流负载能力（也称驱动能力）为一个TTL器件或20个MOS器件。因存储器基本上是MOS电路，直流负载很小，所以在小型系统中CPU可直接与存储器芯片连接。 而当CPU总线上需挂接的器件超过上述负载时，就应考虑在其总线与挂接的器件间加接缓冲器或驱动器，以增加CPU的负载能力。常用的驱动器和缓冲器有单向的74LS244以及Intel8282、8283等，用于单向传输的地址总线和控制总线的驱动；对双向传输的数据总线通常采用数据收发器74LS245或Intel8286、8287等实现驱动。 ;3．存储器的地址分配和片选问题 内存通常分为RAM和ROM两大部分，而RAM又分为系统区(即机器的监控程序或操作系统占用的区域)和用户区，所以内存的地址分配是一个重要的问题。 存储器芯片单片的容量有限，由多片存储器芯片组成一个存储器系统，要求正确解决片选问题。;4．CPU的时序和存储器的存取速度之间的配合问题 CPU在取指令和读写操作、存储器芯片读/写都有相应的固定时序。 选用存储芯片时，必须考虑它的存取时间与CPU的固定时序之间的匹配问题，即时序配合问题。;5.4.2 存储器容量的扩充 ;下面以SRAM 6264为例说明存储器容量扩充的方法，ROM的处理方法与之相同。 ;2．字（串联）扩充 用4片8K×8位芯片6264构成32K×8位的存储芯片组：;这32K单元的地址范围在4个芯片中的分配如下表所示：;再扩充单元数：将这8个芯片组组合成8K×8位存储区。显然，8K存储单元需要13根地址线（213=8K），比原来每片的10根地址线多了3根，可用3－8译码器芯片74LS138;138译码器;0#;将CPU的A12～A10对应接至74LS138的C、B、A，而8个输出引脚对应接至8个存储芯片组的片选信号端，A12～A10的组合就可分别选中8个存储芯片组中的一组。存储单元的地址范围分配如表所示。;存储器容量的扩充关键是存储单元地址的分配和片选信号的处理，其基本原则是：地址安排不要重叠，也不要断档，最好是连续的，这样，存储器容量和CPU地址资源的利用率最高，也便于编程。 ;5. 4. 3 片选译码方式;例：;叭罕边绦寝淹粕恶侗副驮业粒颠跌振减翠节承宗鲁瓦咎罐诵钩短匹廷膜据存储器连接到CPU存储器连接到CPU;全译码方式充分发挥了CPU的寻址能力（不浪费存储地址空间），存储器芯片中的每一个单元都有一个唯一确定的地址，不会出现部分译码方式和线选方式中的地址重叠、地址不连续现象； 但译码电路较复杂，需要的元器件也较多 。;2． 部分译码方式 CPU的高位地址线中只有一部分用于存储器芯片的片间寻址。;只用2条高位地址线A14、A13作为译码输入，仍可产生4个芯片的片选信号，其地址分配如下。;虽然4片存储器芯片的基本地址分别为00000H～01FFFH、02000H～03FFFH、04000H～05FFFH、06000H～07FFFH，但其余高位地址线的任意组合也可能会重复选中这些存储器芯片，如CPU地址00000H和08000H、10000H等均选中0#芯片的0000H存储单元，这就是地址重叠现象。 ; 3． 线选方式 直接用高位地址线作为存储器芯片的片选信号，无需译码器，此译码方式称为线选。 ;5.4.4 存储器连接举例 ;陆铅弄敦茨幕洱溅享羡涂贼驳豪凭二喊仇谱锑荤浴矣殷浩扼横宫裤准翌彪存储器连接到CPU存储器连接到CPU; CPU有20根地址线A19～A0，16位数据总线D15～D0，可直接寻址1M字节的内存地址空间。因此，将1M字节的存储器地址空间分成两个512K字节的存储体： ;特点： 8086系统对存贮器的操作既可以16位，也可以8位。 当进行16位数据读写时： 若数据是对准的（从偶地址开始安排数据），则只需要1个总线周期完成； 若数据未对准（从奇地址开始安排数据），则需要2个总线周期完成。 而进行8位数据读写时，每次均要1个总线周期。;例如：有数据定义如下： DATA SEGMENT DAT1 DW 1234H；数据对准 DAT2 DB 20H； DAT3 DW 2000H；数据未对准 DATA ENDS 执行： MOV AX，DAT1；需要1个总线周期 执行： MOV AX，DAT3；需要2个总线周期;2． 32位微机系统中的存储器 32位微机系统需要用4个字节组成一个整字（32位），即占用4个字节地址组成一个字地址：;地址线A0和A1通过CPU内部编码产生字节选通信号;5.4.5 存储器模块（Memory Module）;（2）72线SIMM内存条：32+4位（其中每