第13章、门电路和组合逻辑电路.ppt

在数字系统中，二进制加法器是基本部件之一。 二进制加法器可以用门电路组成的组合逻辑电路来实现。 § 13. 5 加法器 § 13. 5 加法器 二进制 ：有0123456789十个数码 ：有0和1两个数码，与电路的两个状态（“1”态和“0”态）对应。 计数体制 十进制 二进制 § 13. 5 加法器 二进制与十进制的不同： 1）拥有的数码不同 十进制：0、1、2、3、4、5、6、7、8、9 二进制：0、1 2）进位的规则不同 十进制是“逢十进一”：9+1=10 二进制是“逢二进一”：1+1=10 3）码不同（从低位到高位） 十进制：100、 101、 102、 103、…… 二进制：20、 21、 22、 23、…… 二进制 § 13. 5 加法器 二进制与十进制的相互转换： 1）二进制转换成十进制 2）十进制转换成二进制 二进制 § 13. 5 加法器 二进制与十进制的相互转换： 55 2 27 ………………. 余1（20） 13 2 ………………. 余1（21） 2 6 ………………. 余1（22） 2 3 ………………. 余0（23） ………………. 余1（24） 2 1 ………………. 余1（25） 二进制 § 13.5 加法器 ！注意： 二进制的加法运算同逻辑加法运算的含义 不同。前者是数的运算，而后者是逻辑运 算。 二进制加法：1+1=10 逻辑加法：1+1=1 二进制 二进制加法运算的基本规则： （1）逢二进一。 （2）最低位是两个数最低位的相加，不需考虑进位。 （3）其余各位都是三个数相加，包括加数、被加数和低位送来的进位。 （4）任何位相加都产生两个结果：本位和、向高位的进位。 举例：A=1011, B=1001, 计算A+B 1 0 1 1 1 0 0 1 + 0 1 0 1 1 0 0 1 1 § 13. 5 加法器 13.5.1 半加器 所谓“半加”，就是只求本位的和，暂不管低位送来的进位数。 进位数(C) 半加本位和数(S) A + B 半加和 0 + 0 = 0 0 0 + 1 = 0 1 1 + 0 = 0 1 1 + 1 = 1 0 § 13. 5 加法器 13.5.1 半加器 ——用组合逻辑电路实现“半加” A B C S 0 0 0 0 0 1 0 1 1 0 0 1 1 1 1 0 1、列出逻辑状态表 2、由逻辑状态表写出逻辑表达式 § 13. 5 加法器 13.5.1 半加器 ——用组合逻辑电路实现“半加” 3、由逻辑表达式画出逻辑电路图（多用“与非”门实现） A 1 B 1 S 1 C § 13. 5 加法器 13.5.1 半加器 ——用组合逻辑电路实现“半加” 3、由逻辑表达式画出逻辑电路图 A、B同为“1”或“0”时，S=0；否则，S=1。 —— “异或”门 § 13. 5 加法器 13.5.1 半加器 ——用组合逻辑电路实现“半加” 3、由逻辑表达式画出逻辑电路图 A B S =1 A B ∑ CO S C 进位输出 C 当多位数相加时，半加器可用于最低位求和，并给出进位数。 第二位以上的相加则会有两个待加数Ai和Bi，还有一个来自前面低位送来的进位数Ci-1。这三个数相加，得出本位和数（全加和数）Si和进位数Ci。这种相加就叫“全加”。 § 13.5 加法器 13.5.1 全加器 1 0 1 1 1 0 0 1 + 0 1 0 1 1 0 0 1 1 A B C S 全加 半加 § 13.5 加法器 13.5.2 全加器 Ai、Bi：加数； Ci-1：低位的进位； Si：本位和； Ci：进位。 四、分配律 五、吸收律 1、逻辑代数运算法则 吸收：多余（冗余）项，多余（冗余）因子被取消、去掉 ? 被消化了。 1.原变量的吸收： A + AB = A 证明： 左式=A(1+B) ?原式成立 口诀： 长中含短, 留下短。 长项 短项 =A =右式 1 || 几种形式的吸收律 2. 反变量的吸收： A + A B = A + B 证明： =右式 口诀： 长中含反, 去掉反。 原(反)变量 反(原)变量 添冗余项 1 || 3.混合变量的吸收： 证明： 添冗余因子 A B + A C + BC=AB+AC 互为反变量 =右式 口诀： 正负相对, 余全完。 （消冗余项） 添加 冗余因子 推广到多变量： 说明：两个（或两个以上）变量的与非（或非）运算等于两个（或两个以上）变量的非或（非与）运算。 六、反演律（ 摩根定律） 1、逻辑代数运算法则 内容：将函数式Y中所有的