第2章微处理器及系统2.docVIP

第2章 微处理器及系统 2.1 8086微处理器 2.1.1 8086微处理器的主要性能 (1) 由两个独立的处理部件EU和BIU组成。 (2) 可预取指令，支持流水线方式执行指令。 (3) 可处理8位或16位数据，可直接寻址1M字节的内存空间。 (4) 采用总线复用技术和分时复用技术。 (5) 可管理256级中断。 (6) 采用I/O独立编址方式。 (7) 支持最小方式和最大方式。 (8) CPU时钟频率4 – 8 MHz，最快指令的执行时间为0.4us。 (9) 使用单一电源。 2.1.2 8086微处理器的内部结构 1. 总线工作过程 取指令 ( 指令译码 ( 取操作数 ( 执行指令 ( 存储结果 2. 8086CPU结构 ` 标志寄存器FLAG 16位标志寄存器用来保存在一条指令执行之后，CPU所处状态的信息及运算结果的特征。有进位/借位CF=1、运算溢出OF=1、运算结果为零ZF=1、结果为负SF=1、（奇）偶标志PF=1、半字节有进位/借位AF=1、数据串正方向DF=1、 中断允许IF=1、单步执行TF=1 15 0 O D I T S Z A P C 2.1.3 8086微处理器的存储组织 1. 存储器分段。 . 1 MB空间可分为任意多个段，每段最大空间为64KB。 . 段的起始地址为一能被16整除的字节地址。 . 各个段之间可以连续、间断、完全重叠或部分重叠。 . 当前段（CS、DS、SS和ES）是CPU可立即访问的段。 2．物理地址的产生过程。 20位物理地址PA=段寄存器内容左移4位+16位偏移地址 16位偏移地址 20位段首址 20位物理地址 代码段 PA=（CS）左移4位+（IP）；指令寻址 堆栈段 PA=（SS）左移4位+（SP） PA=（SS）左移4位+（BP）；堆栈寻址 数据段 PA=（DS或ES）左移4位+偏移地址 2.1.4 8086的最小和最大工作模式 8086最小工作模式 8086总线操作 8088最大工作模式 8288引脚图: 8288在PC/XT机中的连接 2.2 80486微处理器 2.2.1 80486的主要结构特点 通过采用，以及微程序控制和硬布线逻辑控制相结合的方式，进一步缩短可变长指令的译码时间，达到基本指令可以在一个时钟周期内完成。 (2)486芯片内部包含一个8KB的数据和指令混合性cache，为频繁访问的指令和数据提供快速的内部存储，从而使系统总线有更多的时间用于其他控制。 (3)486芯片内部包含了增强性80387协处理器，称为浮点运算部件(FPU)。由于FPU功能扩充 ，且放在CPU内部，使引线缩短，故速度比80387提高了3—5倍。 (5)486CPU在目标代码一级保持了与X86系列的CPU 的向上兼容性。 (6)支持多处理机系统。 (7)486 CPU采用单倍的时钟频率，而在CLK端加入的时钟频率，就是它内部CPU的时钟频率， 因此大大增加了电路的稳定性。 2.2.3 80486CPU的内部寄存器 基本寄存器 标志寄存器EFLAGS 2. 系统级寄存器 1）系统地址寄存器 2）控制寄存器 2.2.4 80486的工作方式 ?实地址模式 -1MB空间，分段管理，全在0级 ?保护模式 -存储器采用虚拟地址空间、线性地址空间和物理地址空间 三种方式来描述 -虚拟地址空间64TB（246） -4级管理，可以使用分页技术 ?虚拟8086模式  ?系统管理模式（Pentium） 电源管理及为操作系统和正在运行的应用程序提供安全。 2.2.5 80486的存储管理功能 1. 基本概念 1）虚拟存储空间与物理地址空间 486最大虚拟存储空间 = 64 TB 486最大物理存储空间 = 4 GB 2) 逻辑地址与物理地址 2. 存储管理 1）地址转换 2）保护 . 特权级0 操作系统内核 . 特权级1 操作系统其他部分 . 特权级2 中间软件 . 特权级3 应用软件 3．分段管理机制 . 由段管理部件得到线性地址： 线性地址LA = 段