mc9s12dp512can总线采集信号问题.docxVIP

#include hidef.h? ?? ?/* common defines and macros */#include mc9s12dp512.h? ???/* derivative information */#pragma LINK_INFO DERIVATIVE mc9s12dp512void Transmission_CAN1(void);void InitCAN0(void) ;void InitCAN1(void) ;void delay(void);void InitCRG(void);unsigned char txdata[8];? ?? ?? ?? ?? ???//如果要方便观察它们的值可以设为全局变量unsigned char rxdata[8];? ?? ?? ?? ?? ???//现在是局部变量，但也能从BUFFER中观察0X160,0X170附近void main(void) {??/* put your own code here */??InitCRG();? ?? ?? ?? ?? ?? ?? ?? ? //这是LOOP BACK模式??DDRB=0XFF;? ?? ?? ?? ?? ?? ?? ?? ? //复位??PORTB=0xff;? ?? ?? ?? ?? ?? ?? ?? ?//初始化方向设置为输入，随后pb的状态将被实际状态代替??InitCAN0();? ?? ?? ?? ?? ?? ?? ?? ???//实际应用时要改到正常模式，并确定硬件连接正确??InitCAN1();?????EnableInterrupts ;? ?? ?? ?? ?? ???//CCR中的I位清零for(;;) {?Transmission_CAN1();delay();? ?? ?? ???} /* wait forever */??/* please make sure that you never leave this function */}??void InitCRG(void) {? ? //clock and reset generation??SYNR=0;? ?? ?? ?? ?? ???//PLLCLK=2*OCCLK*(SYNR+1)/(REFDIV+1)??REFDV=0;? ?? ?? ?? ?? ? //当外部晶振为16M的时侯，PLL的输出频率为32M,单片机为了提高cpu? ?? ?? ?? ?? ?? ?? ?? ???//运行速度，降低外部时钟频率，提高整个系统的电磁兼容能力，采用锁相环技术????CRGFLG=0Xf2;? ?? ?? ?? ?//清CRG模块的各个标志位? ?? ?? ?? ?? ?? ?? ?? ???//第7位是实时中断标志位。写1，清标志位? ?? ?? ?? ?? ?? ?? ?? ???//第6位是上电复位标志位。写1，清标志位? ?? ?? ?? ?? ?? ?? ?? ???? ?? ?? ?? ?? ?? ?? ?? ???//第4位是PLL锁定状态改变标志位。写1，请标志位。? ?? ?? ?? ?? ?? ?? ?? ???//第1位是自时钟模式中断标志位。写1，清标志位??PLLCTL=0XF1;? ?? ?? ?? ?//设置锁相环PLL控制寄存器? ?? ?? ?? ?? ?? ?? ?? ???//第7位是时钟监控使能位。写1，使能对时钟的监控? ?? ?? ?? ?? ?? ?? ?? ???//第6位是PLL使能位。写1，使能PLL? ?? ?? ?? ?? ?? ?? ?? ???//第5位是自动带宽使能位。写1，自动选择带宽? ?? ?? ?? ?? ?? ?? ?? ???//第4位是带宽选择位，在选择了自动带宽时这一位无效? ?? ?? ?? ?? ?? ?? ?? ???//第0位是自时钟模式使能位。写1，在晶振失效时进入自时钟模式??? ?CRGINT=0x00;? ?? ?? ?? ? //清非法地址复位中断标志位? ?while(CRGFLG_LOCK==1)??;? ???//等待PLL输出始终达到稳定??? ?CLKSEL= 0XFB;? ?? ?? ?? ???// 设置总线始终选择寄存器? ?? ?? ?? ?? ?? ?? ?? ?? ? //第7位是总线时钟选择位。写1，总线时钟频率=PLL输出时钟频率/2? ?? ?? ?? ?? ?? ?? ?? ?? ? //第3位是WAIT模式PLL停止位。写1，PLL在WAIT模式下停止工作? ?? ?? ?? ?? ?? ?? ?? ?? ? //第1位是WAIT模式实时中断停止位。写1，实时中断在WAIT模式停止工作? ?? ?? ?