soc中几个常见的问题.docVIP

  1. 1、本文档共9页,可阅读全部内容。
  2. 2、原创力文档(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。
  3. 3、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载
  4. 4、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
  5. 5、该文档为VIP文档,如果想要下载,成为VIP会员后,下载免费。
  6. 6、成为VIP后,下载本文档将扣除1次下载权益。下载后,不支持退款、换文档。如有疑问请联系我们
  7. 7、成为VIP后,您将拥有八大权益,权益包括:VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
  8. 8、VIP文档为合作方或网友上传,每下载1次, 网站将根据用户上传文档的质量评分、类型等,对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档
查看更多
soc中几个常见的问题

SOC 芯片并行测试中几个值得关注的问题 王晔 (上海集成电路技术与产业促进中心, 上海201203) 摘要: 介绍了提高测试效率的SOC 芯片在片测试的两种并行测试方法, 结合上海集成电路 技术与产业促进中心的多个实际的SOC 芯片测试项目中所积累的成功经验, 针对多工位测试和 多测试项目平行测试这两种并行测试方法, 主要阐述了在SOC 芯片的并行测试中经常遇到的影 响测试系统和测试方法的问题, 提出了在SOC 芯片在片测试中的直流参数测试、功能测试、模 数/ 数模转换器(ADC/ DAC) 测试的影响因素和解决方案, 并对SOC 芯片在测试过程中经常遇到 的干扰因素进行分析, 尽可能保证SOC 芯片在片测试获得的各项性能参数精确、可靠。 关键词: 片上系统; 多工位并行测试; 多项目平行测试; 模数/ 数模转换器; 直流测试; 功能测试 中图分类号: TN307   文献标识码: A   文章编号: 1003 - 353X (2010) 12 - 1199 - 05 Some Focus Issues in SOC Chip Parallel Testing Wang Ye ( Shanghai IC Technology Industry Promotion Center , Shanghai 201203 , China) Abstract : Two parallel testing methods to greatly improve the efficiency of the SOC testing were described. Integrated with the successful experiences of many SOC testing projects from the Shanghai IC technology and industry promotion center , aiminng at these two test methods of multi2sites testing and multi2 instances testing , the problems to frequently impact the test system and test methodology in the SOC parallel test were mainly described. The impact factors and solutions for DC parametric testing , functional testing , ADC/ DAC testing of the SOC testing were put forword and the interfering factors to appear in the SOC testing prdees were analysed for ensuring that the performance of the SOC testing accurate and reliable as much as possible. Key words : system on chip (SOC) ; multi2sites parallel testing ; multi2instances testing ; ADC/ DAC; DC testing ; pattern testing EEACC : 2570A 0  引言 SOC是近年来得到迅速发展的超大规模集成电路 主流技术。SOC 芯片具有面积小、功耗低、低成本、 高性能等特点, 现阶段已经广泛地应用于工业自动 化、仪器仪表、信息通信、军事装备等各领域[1] 。 随着应用需求的不断提升, SOC 芯片的复杂度 日益提高, 测试的难度和成本也在不断攀升。然 而, 迫于市场竞争的要求和预算压力, SOC 项目的 上市时间被压缩得越来越短, 预留给SOC 芯片的 测试时间和测试费用也被挤压到难以忍受的程 度[2 ] 。这就要求在SOC 芯片的测试技术上, 探索 更加实用、高效、稳定、精确的测试方法。芯片的 并行测试可以有效地缩短SOC 芯片的在片测试时 间, 提高测试效率。 1  SOC 芯片的并行测试技术 通常, 对SOC 芯片的测试主要是对直流参数、 交流参数、ADC/ DAC 静态参数、动态参数和功能 进行测试。直流参数一般包括静态电流、动态电 流、驱动能力、漏电流和接触电流等。交流参数主 要是对频率和时序关系等的测试。ADC/ DAC 静态 封装、测试与设备 Package , Test and Equipment doi :1013969/ j1issn11003 -

文档评论(0)

shenlan118 + 关注
实名认证
文档贡献者

该用户很懒,什么也没介绍

1亿VIP精品文档

相关文档