msp430f5xx_中文翻译第二十二章_usb模块.docVIP

第22章 USB模块 本章将主要讨论在某些器件中的USB模块 22.1 USB概述 22.2 USB操作 22.3 USB传输 22.4 USB寄存器 21.1 USB介绍 USB模块的主要特性有： ·兼容全速率USB2.0规范 —具有集成USB收发器（PHY）的全速率USB设备（12MBPS） —最大支持8个输入端点和输出端点 —支持控制、中断和批量传输 —支持USB挂起、重新启动及远程唤醒 ·电源系统与PMM系统相互独立 —集成3.3VLDO，能够从USB-5V上获取电源，为整个系统提供足够的电源 —集成了给PHY及PLL供电的1.8VLDO —3.3V的LDO具有限流保护 —当外部电源较低或不使用外部电源时，可通过USB电源来实现MSP430的上电自举 ·内部有48MHZ的USB时钟 —集成可编程PLL —可以使用低成本的外围晶振实现高灵活性的时钟输入源 ·1904个独立的USB端点缓冲区，每个全配置具有8个字节大小 ·具有62.5ns分辨率的时隙发生器 ·当使用USB模块时 —USB缓冲可以作为通用RAM映射使用，可为多提供2KB的RAM缓冲 —USB接口引脚具有高容限 图22-1为USB模块的逻辑框图。 22.2 USB模块的操作 USB模块是一个支持全速率的兼容USB2.0规范的高效模块。 USB引擎匹配所有的与USB有关的规则。主要有USB的SIE（串行接口引擎），USB缓冲管理（UBM）。所有从USB接口端口接收到的数据被分离出来放置到USB接口缓冲RAM区中。在RAM区中标记为“准备发送“的数据打包后发送给USB主机。 USB引擎需要一个精确的48MHZ时钟用于从数据流中采样数据。时钟通过PLL生成，PLL需要从系统晶振（XT1/XT2）中反馈过来一个基准时钟。最小需要1.5MHZ的晶振。由于PLL是一个非常灵活的系统，具有非常宽的频率范围，所以支持大多数低成本的晶振频率。 注：有些器件中，只支持XT1的低频模式。PLL只支持高频率的输入时钟源，如：在高频模式下的XT1（HF）或XT2。对于此类器件，只能使用XT2作为USB操作的PLL模块使用。也可使用高频模式的XT1或BYPASS模式的XT2。可参考数据手册获得时钟源信息。 USB缓冲用于在USB接口和应用软件之间的数据交换。定义了端点1~端点7。这个缓冲区可以像RAM一样非常容易的由CPU或DMA来读写存取。 22.2.1 USB收发器（PHY） 物理层接口（USB收发器）是有VUSB（3.3V）直接驱动的，能提供差分信号。这个驱动端口直接连接到DP/DM引脚，是从USB接口中的信号发生器中引出的。 当PUSEL置位时，DP/DM可配置为USB核使用的USB驱动控制器使用的。当清零时，这两个口线就变成了“端口U“，这是一对具有高电流容限的通用IO口。这些引脚可以通过UPCR寄存器来配置。端口U时从VUSB来供电的，区别于主DVCC。不管这些引脚是做USB功能使用还是做通用IO使用，都必须使用VUSB电源，可以选择使用内部调整器或外部的电源。 D+上拉到PUR引脚 当全速的USB设备连接到USB主机时，必须在D+上上拉一个电阻来给主机识别USB设备的存在。MSP430USB模块可以通过软件来激活该引脚上的上拉电阻提醒主机来识别USB设备，使用PUR_EN位来配置上拉电阻。如果不需要软件配置，则上拉电阻应直接连接到VUSB上。 线路短路损坏及箝位 USB设备应具有线路损坏的保护机制，如果开发者短路了地及VBUS，USB设备不应该由此而损坏，不管是电器损坏还是物理损坏。这样，MSP430的USB电源系统应具有当短路到地后的限流保护机制及收发器的电流限流机制。收发器接口已经具有此功能，所以不需要限流保护功能。 注意如果VUSB电源是由集成电源来产生的话，收发器上没有限流器，这时就需要在外部电源本身上增加这种防止短路的功能保护，经管集成电源本身可能也具有限流保护。 端口U的配置 当PUSEL清零时，端口U的引脚（PU0/PU1，对应的DP/DM）将作为通用IO来使用，其具有较高的电流容限。PUDIR为PU引脚的方向配置端，必须同时使用为输入、或者输出。当配置为输入时，PUIN0/1的状态可以读取。当配置为输出时，PUIN0/1将镜像映射为输出值。 当PUDIR置位时，PU口配置为输出功能，通过PUOUT0/PUOUT1来控制，当输出高时，输出电平可以达到VUSB，并且可以具有比其他引脚更高的驱动电流。具体可查看数据手册来获得相关参数。 默认情况下，PUDIR为0，所以当禁止USB模块时PU0/PU1为高阻态。 22.2.2 USB的电源系统 USB电源系统集成了双LDO（3.3V