微电子器件平面工艺试验-Read.DOC

微电子器件平面工艺实验 ----硅平面NPN三极管设计与管芯制作 （四川大学物理科学与技术学院微电子系 蒋南科） （第二组） 摘要：双极型晶体管(bipolar transistor)由两个背靠背PN结构成的具有电流放大作用的晶体三极管。起源于1948年发明的点接触晶体三极管，50年代初发展成结型三极管即现在所称的双极型晶体管。双极型晶体管是一种电流控制器件，电子和空穴同时参与导电。同场效应晶体管相比，双极型晶体管开关速度快，但输入阻抗小，功耗大。双极型晶体管体积小、重量轻、耗电少、寿命长、可靠性高，已广泛用于广播、电视、通信、雷达、计算机、自控装置、电子仪器、家用电器等领域，起放大、振荡、开关等作用。本文在微电子实验室的现有条件下，根据所要求的设计目标设计出NPN三极管的工艺参数和各区参数，用抛光好的硅片通过氧化、扩散、光刻这三个最基本的平面工序，制备出能用晶体管特性测试仪测试放大特性和击穿特性的硅平面npn晶体管管芯。然后利用特性仪测试各参数并理解工艺条件对三极管各个参数的影响。 关键词：双极晶体管 放大倍数 击穿电压 方块电阻 一、引言 集成电路的发展历史应该追溯到1947年12月晶体管的发明。1947年12月美国贝尔实验室的巴丁和布拉顿制作出第一只点接触型半导体晶体管，观测到放大现象，在这项发明中肖可莱也起到了重要作用。1948年1月肖可莱又提出了结型双极晶体管的理论，并于1951年制作出结型晶体管。他们3人因此在1956年获得诺贝尔物理学奖。晶体管的发明揭开了半导体器件的神秘面纱引发了一次新的技术革命，使人类社会步入了电子时代。 1958年美国德州仪器公司的基尔比在半导体Ge衬底上形成台面双极晶体管和电阻等元器件，并用超声波焊接的方法将这些元器件通过金丝连接起来，形成一个小型电子电路。1959年2月基尔比申请了专利，将它名名为集成电路。1959年7月FSC的诺依斯基于J.Hoerni发明的硅平面双极晶体管的技术，提出用淀积在二氧化硅膜上的导电膜作为元器件之间的连线，解决了集成电路中的互连问题，为利用平面工艺批量制作单片集成电路奠定了基础。1960年仙童公司利用平面工艺制作出第一个单片集成电路系列，命名为“微逻辑”。 尽管早在1926年Lilienfeld就提出了场效应的概念，1935年Heil发表文章提出MOS结构中形成表面反型沟道的理论，但是由于 对Si-SiO2界面控制问题没有解决，在1960年制作出的MOSFET基础上，加上已有了平面工艺的基础，因此很快就出现了MOS集成电路。1963年Wanlass和Sah提出了把P沟道MOS晶体管和N沟道MOS晶体管结合起来构成互补MOS集成电路，即CMOS集成电路。 电子工业在过去40年间迅速增长，这一增长一直为微电子学革命所驱动。从20世纪40年代晶体管发明开始，半导体器件工艺技术的发展经历了三个主要阶段：1950第一次生产出了实用化的合金结三极管；1955年扩散技术的采用是半导体器件制造技术的重大发展，为制造高频器件开辟了新途径；1960年由扩散、氧化、光刻组成的平面工艺的出现是半导体器件制造技术的重大变革，大幅度地提高了器件的频率、功率特性，极大地改善了器件的稳定性和可靠性。在这期间每项变革对人们的生产、生活方式产生了重大的影响。也正是由于微电子技术领域的不断创新，才能使微电子能够以每三年集成度翻两番、特征尺寸缩小倍的速度持续发展几十年。 随着电子工业的发展，各行各业对集成电路的需求越来越大，同时，工艺技术的发展和设计水平的提高，拓宽了继承电路的应用时常，总的来说，今后模拟继承电路器件将朝着高速、高精度、低电源和低功耗的方向发展。 二、NPN三极管设计 根据实验的要求，本实验设计目标为放大倍数55；击穿电压60V；样品三极管的纵向和横向结构如下： 图1：晶体管结构示意图 器件制备工艺流程： 工艺参数的设计过程： 一)晶体管参数设计 在实验室里，硅片的衬底电阻率为3-6·CM，查表一得所对应的Nc=厘米－3。 设B、E区都为均匀掺杂。设： =厘米－3，= 厘米－3，=1.3um. 采用浅基区近似,则 可写为： 其中： =340/130=2.6(由表一查得)， ==0.19（由图二查得） 代入各数据求得, β=55时,WB =1.12um. 故设计的NPN型晶体管的各数据为: = 厘米－3，=厘米－3，=1..25um, Wb =1.12um。（在与设计报告中由于对的取值有偏差，严重偏小，故设计出来的Wb偏小，在实验室根本不能实现。） 二）晶体管制工艺参数设计 在半导体晶圆中应用扩散工艺形成结需要两步。第一步称为预沉积，第二步称为再分布或推进氧化，两