epon onu系统上行链路中存储机制的设计与实现 storage mechanism for up link of ethernet-pon optical passive unit.pdfVIP

epon onu系统上行链路中存储机制的设计与实现 storage mechanism for up link of ethernet-pon optical passive unit.pdf

  1. 1、原创力文档(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。。
  2. 2、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载
  3. 3、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
  4. 4、该文档为VIP文档,如果想要下载,成为VIP会员后,下载免费。
  5. 5、成为VIP后,下载本文档将扣除1次下载权益。下载后,不支持退款、换文档。如有疑问请联系我们
  6. 6、成为VIP后,您将拥有八大权益,权益包括:VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
  7. 7、VIP文档为合作方或网友上传,每下载1次, 网站将根据用户上传文档的质量评分、类型等,对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档
查看更多
epon onu系统上行链路中存储机制的设计与实现 storage mechanism for up link of ethernet-pon optical passive unit

g固霞忿 中文核心期刊 EPON ONU系统上行链路中存储机制的设计与实现 王加,叶家骏,张俊杰 (上海大学通信与信息工程学院,上海200072) 摘要:介绍了wISHBONE互连结构和EPON0Nu的上 块、SDRAM控制器模块以及两个分别用于记录 行传输机制,以及存储机制在上行链路中所起的作 用。详细说明了如何运用wISHBONE互连结构实现符 合EPON上行传输特点的存储机制,并从中实现各模 块速率匹配的目的。实验结果显示本设计的极限速度 用.位宽为32bit。容量16MB。框架如图l所示。 可达85MHz,满足系统的需求。 上行链路存储方案大致的工作流程如下:首先位 关键词:WISHBONE互连结构;SDRAM接口;以太无源光宽转换和帧长计数模块接收来自MII口的25M的4 网络:光网络单元 位数据流.进行帧长计数和4位转32位拼帧转换操 中图分类号:TN929.11文献标志码:A 作.并在拼装好的32位数据高位上插入2位小帧头 用来表示该32位数据处在帧的什么位置(帧头,数据 1引言 域,帧尾),完成这些操作后,将处理后的34位数据流 由于EPON具有许多优点.它可以很好地用于宽暂存至数据帧FIFO中待取.同时将帧长存入帧长FI. 带接入网的传输.作为IP城域网的延伸。而目前国内 F0 的EPON设备,特别是OLT(光线路终端)和ONU芯 片仍需从国外厂家进口.所以研发出具有自主知识产 权的EPON的核心技术产品是当务之急。 SDRAM控制器.完成握手操作.然后将数据写入 0NU作为用户端设备.在下行链路中通过识别 SDRAM.同时统计该帧的长度.统计完毕后存人帧长 FIFO LUD选择性接收来自OLT的广播数据.上行采用时 分复用的传输机制【l】.而终端用户发送的数据流呈随 A中提取 机性.所以需加入存储设备暂存待发送的数据:另一 待传帧的帧长信息,然后产生一系列的读控制信号. 经译码输出给SDRAM控制器,完成握手操作后.接受 方面,由于上行链路中特别是MII口.SDRAM和上行 发送模块都有各自的工作频率。ONU系统上行链路中 存储机制的性能好坏对ONU系统的运行是否快速稳 供发送模块调用。由于发送模块为突发传输机制,帧 定影响很大。要实现上行链路中上述功能模块的互 长FIF0为发送模块提供待传送帧的帧长.发送模块 连.不能直接使用商业的SOC总线.因为这些都需要 只需依照帧长信息来控制传送操作.大大简化发送模 公司授权才能使用.不适合开发拥有自主产权的产 块的控制操作.提高了传输速率。其中MII口的时钟频 品。因此.本文采用了完全开放的WISHBONE互连结 构实现上行链路中的存储机制方案.并进行相应的修 改和延伸设计,使其完全符合ONU上行传输的特点。 控制器的参考设计进行了修改完善.形成了符合本设 2上行链路存储机制的设计方案 计的SDRAM控制器。它的功能是将解码器的控制信 上行链路存储方案的框架结构由下列几大部分 供初始化.自动刷新等控制功能。 组成:位宽转换和帧长计数模块、WISHBONE接口模 收稿日期:2006—07一“。 3WlSHBONE接口实现方案 基金项目:上海市科委集成电路主项(057062019)资助;上海市教委基 3.1WISHBONE互连结构简介 金(217605)资助。 作者简介:王加(1982一),男,硕士生,研究方

您可能关注的文档

文档评论(0)

hello118 + 关注
实名认证
文档贡献者

该用户很懒,什么也没介绍

1亿VIP精品文档

相关文档