数字电路后端设计中的一些概念.doc

天线效应：小尺寸的 MO S管的栅极与很长的金属连线接在一起，在刻蚀过程中, 这根金属线有可能象一根天线一样收集带电粒子, 升高电位, 而且可以击穿 MO S管的栅氧化层, 造成器件的失效。 这种失效是不可恢复的。不仅是金属连线, 有时候多晶硅也可以充当天线。 这里的导体面积 A r e a m e t a l是指从 MO S管的输入端开始算起, 直至到达该回路最顶层金属线之下的所有金属互连线( N i ,j , i 为互连节点所属的金属层号,j 为金属层上的互连节点编号) 的面积总和。在这些金属互连线上将会累积电荷并导致输入端 MO S管栅氧化层出现可能被击穿的潜在危险。而顶层金属线之下连至输出端晶体管栅极的金属线并不会被计算在内, 这是因为在芯片的制造过程中其上多余的游离电荷可以通过低阻的输出端 MO S管顺畅泻放。 同理, 顶层金属线也不会对 A R的值做出任何贡献, 因其最后被刻蚀完成的同时, 就标志着从输入 MO S管到输出 MO S管的通路正式形成, 多余的电荷此时全部可以通过输出端得到泻放。栅氧化层面积 A r e a g a t e则是指各个输入端口所连接到的不同晶体管( G K ) 的栅氧化层的面积总和。以图 1所 EM（电迁移）：电迁移是指金属材料中存在大电流的情况下，金属离子在电流作用下出现宏观移动的现象，日常生活中的家用电线等金属导线由于没有良好的散热能力， 稍大的电流强度就会导致保险丝熔断而断路， 因而从不出现电迁移现象。集成电路芯片中的金属连线则不同： 它们有良好的散热环境， 通常能够承受高达105A/cm2（约为普通家用电线承受极限的100倍）以上的电流强度和由此导致的大约1000C的高温。在高温下， 金属离子变得 “活泼” 了， 大量 电子的猛烈撞击就很容易推动它们发生宏观迁移，这种迁移现象是电流造成的， 因而称为电迁移。在集成电路芯片中出现电迁移时，金属离子会在阳极附近堆积，严重时会形成小丘或突起，同时，在阴极附近的导线内出现空洞， 见下图： 一一个芯片从开始正常工作到发生互连线电迁移失效为止的时间段称为其电迁移寿命。制造出电迁移寿命不低于相关标准的金属互连线是芯片制造业的基本要求。 IR drop : 电压降是指出现在电源网络上的电压下降或地线网络上的地线 反弹的一种现象。通常会假设在芯片内的电源为理想电源，它能在瞬间给芯片上 的所有单元(包括宏单元)提供足够大的电流从而使芯片上的电压保持为统一的 值。实际上，由于金属连线的宽度越来越窄，导致它的电阻值上升，所以在整个芯片范围内将存在一定的电压降。电压降的大小取决于从供电Power PAD或Ground PAD到所计算门单元之间的等效电阻的大小。Soc设计中的每一个 逻辑门单元的电流都会对其它逻辑门单元造成不同程度的电压压降。如果连接到 金属电源线上的逻辑门单元同时有翻转动作，导致的电压降会更大。然而，某些 部分的同时翻转又是非常重要的，例如时钟网络和它所驱动的寄存器，在一个同 步电路设计中它们必须同时翻转。因此，一定程度的电压降是不可避免的。 90nm工艺下电压降问题比0.18um更加突出。在纳米工艺电路设计中，由电压降 引起的延时变化达50%或者更多。 串扰：串扰的产生主要是受到线间寄生效应的影响，即同时的电感和电容串扰，但在当前的开关速度下，电容串扰占主导地位。典型的串扰是相邻金属线之间 的耦合电容(cross-couping)影响了其中一根线的信号完整性的结果。在逻辑门驱动互连线时，一根互连线一般与几根相邻线耦合，它们有垂直方向的和水平方向的。互连线耦合电容包括平行线间耦合电容、交叉线间耦合电容、线对地耦合电容等，如下图所示。研究时只关注同层相邻线对门延迟和线延迟的影响，称这根互连线为“受害线”(aggressor)，对它造成影响的线叫“侵害线”(victim)。现在工艺比以前有更多的金属层，则耦合电容与地电容之间的比值就加大，其影响就越严重了。同时在90nm工艺下，器件阈值电压越小，其噪声冗余就越小，以往被忽视的串扰现在不得不考虑。 串扰的危害很大，由于两条线之间的耦合电容的影响，侵害线上的变换引起受害线不想要的变换，从而引起电路逻辑失灵，使接受器出现重复的逻辑变换，从而使受害线上信号完整性受到破坏。 冗余通孔（double vias ）: 热循环现象会导致铜互连线产生空隙，从而降低在较长互连线中产生的拉应力。这些空隙最有可能在通孔的底部形成，从而使通孔成为引发良率和可靠性问题的首要因素。这个问题可以通过以提高成品率为目的的布局来解决。设计人员应尽可能在同一层面走线，以避免不必要的通孔。然而，当必须放置通孔时，优化布局与布线工具能够插入一些冗余的通孔，即在只需一个通孔时放置两个或三个