高速采集系统的时钟端接设计与仿真 termination design and simulation based on high-speed acquisition system.pdfVIP

下载本文档

13
0
约1.53万字
约 5页
2017-08-21 发布于上海
举报
版权申诉

高速采集系统的时钟端接设计与仿真 termination design and simulation based on high-speed acquisition system.pdf

1、原创力文档（book118）网站文档一经付费（服务费），不意味着购买了该文档的版权，仅供个人/单位学习、研究之用，不得用于商业用途，未经授权，严禁复制、发行、汇编、翻译或者网络传播等，侵权必究。。
2、本站所有内容均由合作方或网友上传，本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺！文档内容仅供研究参考，付费前请自行鉴别。如您付费，意味着您自己接受本站规则且自行承担风险，本站不退款、不进行额外附加服务；查看《如何避免下载的几个坑》。如果您已付费下载过本站文档，您可以点击这里二次下载。
3、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等，请点击“版权申诉”（推荐），也可以打举报电话：400-050-0827(电话支持时间：9:00-18:30)。
4、该文档为VIP文档，如果想要下载，成为VIP会员后，下载免费。
5、成为VIP后，下载本文档将扣除1次下载权益。下载后，不支持退款、换文档。如有疑问请联系我们。
6、成为VIP后，您将拥有八大权益，权益包括：VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
7、VIP文档为合作方或网友上传，每下载1次，网站将根据用户上传文档的质量评分、类型等，对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档

高速采集系统的时钟端接设计与仿真 termination design and simulation based on high-speed acquisition system

第35卷第2期电子器件 V01．35No．2 2012年4月 Chl舱seJoumalofE】ectmnDevlce5 Apr．2012 SimlllationB嬲edon Tenllinati叫Design粕d IIigll-Speed 鲋，舶咿Mi，删痢Mr0昭+，戤，沌。凡，贶五on dndcomm¨nw口non D吼Ji唧埘n曲o，yD，删u∞豳n，^∞f妒c0呷眦er E增i肿扒昭 (F兀gin卵ri增m5e口rc^＆nt盯0，cDmmnn抽踟n 3《】0384，吼iM) nⅡ蛳n踟眈Ⅳ妙0，lec^∞蜒}y，n口叫n te兀ninationmethoddoesnotconsiderthe Abstract：The(：onllnoll ac—coupljng single—endedimPedancematching， whichresultsin the of data solvethe oftherenection breakingaccuracyhigh—speedacquisitionsystem．To problem noise LVPECI．dif．fel-entialternlinafionfnethodis circLIit suppression，animpmved pmposed．Animpedancematching is orderto renectionnoise．Resultsshowthat witllthe introduced，in suppress compared commonly the islessthan500 of te珊inationmethodsdecreases methods，when MHz，overshoot signalfrequency improved method 10．9％ofthe te硼inationhasexcellentrenectionnoise maximallyby I，p—p．Impmved the ofthe improveseffectivelyaccuracysystem． terrninati011 noise Keywords：acquisitionsystem；difkrentialdesig¨；impedancenlatching；renection EEACC：1265 doi：10．3969／j．issn．1005—9490．2012．02．010 高速采集系统的时钟端接设计与仿真木白红蕊，马秀荣+，白媛，吴健 (天津理工大学计算机与通信工程学院，通信器件教育部工程研究中心，天津300384) 摘要：高速采集系统中常用的交流耦合端接设计没有考虑单端阻抗匹配，使得单端时钟信号产生反射．反射噪声严重时会破坏系统的准确性。为了改善反射噪声，提出了一种改进的LvPEcL差分信号端接设计，将单端阻抗匹配