vhdl的教案.docVIP

VHDL硬件描述语言的教案 第一章 概述 教学内容： 1、课程简介：本门课的学习基础是建立在《数字电路与系统》这门课的基础上。 2、课程的学时分配： 理论教学： 16学时；实验教学：16学时。 理论教学：共分成为七个部分。 第一部分： 概述 介绍了VHDL硬件描述语言的发展过程，为什么要学习VHDL语言以及传统设计与VHDL设计的对照。 第二部分： VHDL的模型结构 详细介绍了VHDL语言的实体和结构体。 第三部分： 基本词法元素、标识符、数据对象、属性及运算符。 第四部分： VHDL的基本语句、子结构、包集合及配置 介绍了顺序语句和并发语句，在学生掌握了VHDL的基本语句基础上，再介绍它的包、库及配置。 第五部分： 组合逻辑电路设计 介绍了基本门、编码器、译码器、多路选择器、比较器、求补器、三态门及总线缓冲器。 第六部分： 时序逻辑电路设计 介绍了触发器、比较器、锁存器、计数器移位寄存器和状态机的设计； 第七部分： 数字系统的设计举例。 实验教学： 共分为十个实验，其中实验九和实验十为大型实验。 成绩评定标准：本门课是实践性很强的课程，成绩评定是以完成的实验的情况来定。 完成六个实验以下为：不及格。 完成六～七个实验为：及格。 完成八个实验为：中等。 完成九个实验为：良好。 完成十个实验为：优秀。 1.1 VHDL的诞生 一、目的 二、DOD为什么会提出这个计划呢？ 1、原因 2、问题的解决 1.2 为什么要用VHDL语言 一、为什么要用VHDL语言 二、如何学习VHDL语言 1、介绍VHDL的参考书 2、注意学习方法 3、强调上机 强调: 编程实验是掌握VHDL最佳的途径。 三、VHDL的主要优点(4个优点) 四、VHDL的不足之处 五、用VHDL设计硬件电路的过程 详细介绍VHDL的一般设计流程 1.3 传统设计与VHDL设计的对照 一、传统设计 二、VHDL语言的设计 三、传统设计与VHDL设计的对照 教学要求： 1、了解VHDL硬件描述语言的发展过程。 2、懂得为什么要学习VHDL语言重要性。 3、掌握传统设计和VHDL设计的对应关系，即：VHDL的实体对应电路的符号，VHDL的结构体对应电路图（功能）。 教学重点：1、让学生了解VHDL硬件描述语言的发展过程和应用前景。 2、让学生懂得学习VHDL语言的重要性以及学习的方法。 教学方法：采用传统设计和VHDL设计的方法进行对比的方式来阐述第一章的内容。 教学手段：采用多媒体PPT播放达到良好的教学目的。 第二章 VHDL的模型结构 教学内容： 2.1 VHDL语言设计的基本单元及其构成 2.1.1设计实体（Design entity) 实体的一般格式为： ENTITY 实体名 IS [GENERIC （类属表）；] PORT （端口表）； END 实体名； 一、类属（GENERIC） 二、端口（PORT） 1、端口名 2、模式 3、数据类型（TYPES） 2.1.2 结构体（ARCHITECTURE） 用VHDL语言描述结构体功能有三种方法： （1）行为描述法：以算法的形式来描述数据变换。 （2）数据流描述法：是按照数据流动的方向来进行描述的。 （3）结构描述法：是按照逻辑元件的连接进行描述的。 结构体的一般描述格式 ARCHITECTURE 结构体 OF 实体名 IS [定义语句] [信号定义]； [类型定义]；