全数字接收机中一种基于并行流水线与快速fir算法的插值滤波器结构及其实现 structure of interpolation filter based on parallel pipelining and fast fir algorithm and its implementation for all digital receiver.pdfVIP

下载本文档

7
0
约1.69万字
约 6页
2017-08-22 发布于上海
举报
版权申诉

全数字接收机中一种基于并行流水线与快速fir算法的插值滤波器结构及其实现 structure of interpolation filter based on parallel pipelining and fast fir algorithm and its implementation for all digital receiver.pdf

1、原创力文档（book118）网站文档一经付费（服务费），不意味着购买了该文档的版权，仅供个人/单位学习、研究之用，不得用于商业用途，未经授权，严禁复制、发行、汇编、翻译或者网络传播等，侵权必究。。
2、本站所有内容均由合作方或网友上传，本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺！文档内容仅供研究参考，付费前请自行鉴别。如您付费，意味着您自己接受本站规则且自行承担风险，本站不退款、不进行额外附加服务；查看《如何避免下载的几个坑》。如果您已付费下载过本站文档，您可以点击这里二次下载。
3、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等，请点击“版权申诉”（推荐），也可以打举报电话：400-050-0827(电话支持时间：9:00-18:30)。
4、该文档为VIP文档，如果想要下载，成为VIP会员后，下载免费。
5、成为VIP后，下载本文档将扣除1次下载权益。下载后，不支持退款、换文档。如有疑问请联系我们。
6、成为VIP后，您将拥有八大权益，权益包括：VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
7、VIP文档为合作方或网友上传，每下载1次，网站将根据用户上传文档的质量评分、类型等，对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档

全数字接收机中一种基于并行流水线与快速fir算法的插值滤波器结构及其实现 structure of interpolation filter based on parallel pipelining and fast fir algorithm and its implementation for all digital receiver

第32卷第9期电子与信息学报 Vbl．32No．9 JournalofElectronics＆Information 2010年9月 Technology Sept．2010 全数字接收机中一种基于并行流水线与快速 FIR算法的插值滤波器结构及其实现邓军∞ 杨银堂① …(西安电子科技大学微电子学院西安710071) …(西安电子科赦大学电子工程学院西安710071) 摘要：该文在对已有的拉格朗日立方插值滤波器Farrow结构进行分析和研究的基础上，使用了流水线技术和并行处理技术来提高滤波器的速度。在此基础上提出了基于快速FIR算法的结构，降低了并行的Farrow结构的复杂度。对该算法结构进行了仿真，并在FPGA上实现。分析结果表明，改进后的结构有更快的运行速度和更低的功耗。关键词：全数字接收机；插值滤波器；Farrow结构；快速FIR算法中图分类号：TN914．4；TN713文献标识码： A DOI：10．3724／SP．J．1146．2009．01292 Structureof FilterBasedonParallel andFast Interpolation Pipelining FIR andIts forAU Receiver AlgorithmImplementationDigital Jun∞ Deng YangYin-tang① olMicroelectronics，XidianUniversity，Xi’an710071，China) 。(School D，ElectronicsEngineering，XidianUniversity，Xi’an710071，伽㈣。(School andresearcharebasedthe Farrowstructureof filter． Abstract：The on interpolation analysis existing Lagrange of this new The and areusedto the filter．On pipeliningparallelprocessingtechnology improvespeed basis，a structurebasedonthefastFIR is isusedtoreducethe ofthe Farrow proposed．It complexityparallel algorithm structure．Thestructureis forFPGA．The resultsshowthatthestructurehasfaster implemented analysis rateandlower operational powerconsumption．