基于Verilog语言等精度频率计设计.pdf

第33卷第9期 电寻工毫师 Vol，33No．9 2007年9月 ELECTRoNICENClNEER ‰．2007 基于VeriIog语言的等精度频率计设计 赵亮，吴振宇 (大连理工大学创新院．辽宁省大连市116023) 摘要：介绍了等精度测量频率的原理，利用Verilog硬件描述语言设计实现了频率计内部功能模 块，对传统的等精度测量方法进行了改进，增加了测量脉冲宽度的功能；采用AT89s5l单片机进行数 据运算处理，利用液晶显示器对测量的频率、周期、占空比进行实时显示，可读性好。充分发挥FPGA (现场可编程门阵列)的高速数据采集能力和单片机的高效计算与控制能力，使两者有机地结合起来。 在Qu叭usⅡ6．0EDA(电子设计自动化)开发平台上进行仿真、测试，并最终下载到FPcA芯片内部。 系统测量精度高，实时性好，具有很好的应用前景。 关键词：等精度；频率计；Verilog硬件描述语言；单片机 中图分类号：TM935．1 系统中，如果采用的标准信号源的精度很高，就可 0引言 以达到一个很高的测量精度，一般情况下都是采用晶 传统测量频率的方法主要有直接测量法、分频测 体作为标准信号源，因此可以达到很高的精度，满足一 量法、测周法等，这些方法往往只适用于测量一段频 般系统的要求。 率，当被测信号的频率发生变化时，测量的精度就会下 2 FPGA模块设计 降。本文提出一种基于等精度原理的测量频率的方 法，在整个频率测量过程中都能达到相同的测量精度。 本系统在传统的等精度测量原理基础上进行了改 而与被测信号的频率变化无关。本文利用FPGA(现进和优化。增加了测量占空比的功能，同时巾FPcA 场可编程门阵列)的高速数据处理能力，实现对被测 内部产生清零信号，节省了资源。改进后的FPGA核 信号的测量计数；利用单片机的运算和控制能力，实现 心模块如图2所示。FPGA部分主要由门控信号产生 对频率、周期、脉冲宽度的计算及显示。 模块、计数器控制模块、计数器模块、锁存器、中断输 出、数据选择输出、顶层模块组成。 l等精度测最原理 等精度测量的～个最大特点是测量的实际门控时 间不是一个固定值，而是一个与被测信号有关的值，刚 好是被测信号的整数倍。在计数允许时间内。同时对 标准信号和被测信号进行汁数，再通过数学公式推导 碍到被测信号的频率。由于门控信号是被测信号的整 数倍，就消除了对被测信号产生的±1误差，但是会产 生对标准信号±I的误差。如图l所示。 图2等精度测量核心结构 F二=i丽而二习 1)门控信号 竽型几nnn几几n几几几 F==丽而而二刁 为了测量频率为lHz的信号，要求系统的开门时 间不小于ls；同理。为了测量0．1Hz频率的信号，要 e 零芝几几i几nn几几几n几n几日几几 求开门时问最短为los。但是如果系统一直采用lo {医—_————i弛 的门控信号，测量高频信号的等待时间太长，显然不合 围l等精度