PCIE_3.0简介及信号与协议测试方法.docVIP

PCIE_3.0简介及信号与协议测试方法 PCIE 3.0简介及信号与协议测试方法 安捷伦科技（中国）有限公司：李凯 一、前言 PCI Express（简称PCIE）总线是PCI总线的串行版本，其采用多对高速串行的 差分信号进行高速传输，每对差分线上的信号速率可以是1代的2.5Gbps、2代的 5Gbps以及现在正逐渐开始应用的3代8Gbps。 PCIE标准是由PCI-SIG组织制定，自从推出以来，1代与2代标准已经在PC与 Server上逐渐普及，用于支持高速显卡以及其它接口卡对于高速数据传输的要求。 出于支持更高总线数据吞吐率的目的，PCI-SIG组织在2010年制定了PCIE 3.0，即 PCIE 3代的规范。目前，PCIE 3.0已经开始出现在一些高端的Server上，而在普通 PC上的应用也是指日可待。 那么PCIE 3.0总线究竟有什么特点？对于其测试有什么特殊的地方呢？我们这 里就来探讨一下。  二、PCIE 3.0简介 1、信号速率的变化 首先我们看一下制定PCIE 3代规范的目的，其目的主要是要在现有的FR4板 材与接插件的基础上提供比PCIE 2代高一倍的有效数据传输速率，同时保持与原 有1代、2代设备的兼容。别看这是个简单的目的，但实现起来可不容易。 我们知道，PCIE 2代在每对差分线上的数据传输速率是5Gbps，相对于1代提 高了1倍；而3代要相对于2代把速率也提高一倍，理所当然的是把数据传输速 率提高到10Gbps。但是就是这个10Gbps把PCI-SIG给难住了，因为PC与Server 上出于成本的考虑，普遍使用便宜的FR4的PCB板材以及廉价的接插件，无论采 用什么技术都很难保证10Gbps的信号还能在原来的信号路径上可靠地传输很远的 距离（典型距离是15～30cm）。因此PCI-SIG最终决定把PCIE 3代的数据传输速率 定在8Gbps。但是8Gbps比着2代的5Gbps并没有高一倍，所以PCI-SIG决定在3 代标准中把在1代与2代中使用的8b/10b编码去掉。我们知道，在PCIE 1代与2 代中为了保证数据的传输密度、直流平衡以及内嵌时钟的目的，每8bit数据会编 码成10bit数据传输。因此，5Gbps的实际有效数据传输速率是5Gbps×8b/10b＝ 4Gbps。这样，如果在PCIE 3代中不使用8b/10b编码，其有效数据传输速率就能 比着 2代的4Gbps提高1倍。但是这样问题又来了，数据如果不经编码传输很难 保证数据传输密度与直流平衡，接收端的时钟恢复电路也很容易失锁，于是PCIE 3 代里面采用了扰码的方法，即数据传输前先与一个多项式进行异或，这样传输链路 上的数据就看起来比较有随机性，到了接收端再用相同的多项式把数据恢复出来。 通过上述方法，PCIE 3代可以用8Gbps的传输速率实现比2代的5Gbps高1倍的数 据传输速率。 2、发送端的变化 但是问题远没有结束，即使数据速率只有8Gbps，要在原有的廉价PCB与接插 件上实现可靠传输也还要解决一些新的问题。其中最大的问题是信号的损耗，FR4 板材对信号高频成分有很大衰减，而信号速率越高，其高频成分越多，所以衰减也 就更厉害。下图是不同速率的信号经过10英寸的FR4板材的PCB传输以后信号的  眼图，我们可以看到8Gbps的信号在接收端基本上看不到眼图了，更不要说进行 有效的数据接收。 为了解决这个问题，在PCIE的1代与2代中使用了去加重（De-emphasis）技 术，即信号的发射端（TX）在发送信号时对跳变bit（代表信号中的高频成分）加 大幅度发送，这样可以部分补偿一下传输线路对高频成分的衰减，从而得到比较好 的眼图。 PCIE 1代中采用了－3.5db的去加重，PCIE 2代中采用了－3.5db与－6db的去 加重， 而对于3代来说，由于信号速率更高，需要采用更加复杂的2阶去加重技 术。即除了跳变bit增大幅度发送（De-emphasis）以外，在跳变bit的前1个bit 也要增大幅度发送，这个增大的幅度通常叫做Preshoot。  为了应对复杂的链路环境，PCIE 3代中规定了共11种不同的Preshoot与De- emphasis的组合（Preset），实际应用中Tx与Rx端可以在Link Training阶段协商 出一个最优的Preset值。 3、接收端的变化 那做了这些工作就够了吗？经过实验发现，仅仅在发送端对信号高频进行补偿 还是不够，如是PCIE 3代标准中又规定在接收端（RX端）还要对信号做均衡 （Equalization）。所谓均衡，就是在RX端的接收芯片内部增加一个均衡电路，这 个均衡电路可以抬高接收到的信号中的高频分量，从