93计数器及其应用.PPT

9.3　计数器及其应用 9.3.1 中规模十进制计数器 9.3.2用复位法获得任意进制计数器 9.3.3 数字钟晶振时基电路 * * 计数器是一个用以实现计数功能的时序部件，它不仅可用来计脉冲数，还常用作数字系统的定时、分频和执行数字运算以及其它特定的逻辑功能。 计数器种类很多。按构成计数器中的各触发器是否使用一个时钟脉冲源来分，有同步计数器和异步计数器。根据计数制的不同，分为二进制计数器，十进制计数器和任意进制计数器。根据计数的增减趋势，又分为加法、减法和可逆计数器。还有可预置数和可编程序功能计数器等等。目前，无论是TTL还是CMOS集成电路，都有品种较齐全的。 中规模集成计数器。使用者只要借助于器件手册提供的功能表和工作波形图以及引出端的排列，就能正确地运用这些器件。 CC40192是同步十进制可逆计数器，具有双时钟输入，并具有清除和置数等功能，其引脚排列如图9.3.1所示。仿真芯片与实际芯片各引脚对照如表9.3.1所示。 图9.3.1 CC40192仿真芯片引脚排列 引脚 实际芯片 仿真芯片 引脚 实际芯片 仿真芯片 1 D1 B 9 D3 D 2 Q1 QB 10 D2 C 3 Q0 QA 11 LOAD 4 CPD DOWN 12 CO 5 CPU UP 13 BO 6 Q2 QC 14 CR CLR 7 Q3 QD 15 DO A 8 GND GND 16 VCC VCC 9 .3.1 仿真芯片与实际芯片各引脚对照表 图中 LOAD—置数端 UP—加计数端 DOWN—减计数端 CO—非同步进位输出端 BO—非同步借位输出端 A、B、C、D—计数器输入端 QA (QA)、QB (QB)、QC (QC)、QD (QD) —数据输出端CLR—清除端 CC40192（同74LS192，二者可互换使用）的功能如表9.3.2，说明如下： 输 入 输 出 CLR LOAD UP DOWN D C B A QD QC QB QA 1 × × × × × × × 0 0 0 0 0 0 × × d c b a d c b a 0 1 ↑ 1 × × × × 加 计 数 0 1 1 ↑ × × × × 减 计 数 表9.3.2 74LS192与CC40192二者可互换使用表 当清除端CLR为高电平“1”时，计数器直接清零；CLR置低电平则执行其它功能。当CLR为低电平，置数端LOAD也为低电平时，数据直接从置数端A、B、C、D置入计数器。 当CLR为低电平，LOAD为高电平时，执行计数功能。执行加计数时，减计数端DOWN接高电平，计数脉冲由UP 输入； 在计数脉冲上升沿进行 8421 码十进制加法计数。执行减计数时，加计数端UP接高电平，计数脉冲由减计数端DOWN输入，表9.3.3为8421码十进制加、减计数器的状态转换表。 表9.3.3 8421码十进制加、减计数器的状态转换表 加法计数 输入脉冲数 0 1 2 3 4 5 6 7 8 9 输出 Q3 0 0 0 0 0 0 0 0 1 1 Q2 0 0 0 0 1 1 1 1 0 0 Q1 0 0 1 1 0 0 1 1 0 0 Q0 0 1 0 1 0 1 0 1 0 1 减计数 一个十进制计数器只能表示0～9十个数，为了扩大计数器范围，常用多个十进制计数器级联使用。 同步计数器往往设有进位