半导体存储器_17117.ppt

CPLD是由 简单可编程逻辑器件发展起来的 ,其主体结构仍是与或阵列 。 主流芯片 * * 5.2.1 概 述 5.2 可编程逻辑器件 5.2.2 简单可编程逻辑器件SPLD 5.2.3复杂可编程逻辑器件CPLD 5.2.4 现场可编程门阵列FPGA 1.可编程逻辑器件的分类 5.2.1 概述 任何组合逻辑电路都可表示为与—或表达式： 2.可编程逻辑器件的基本结构 任何时序逻辑电路都可组合逻辑电路和触发器组成。 5.2.1 概述 3.与—或阵列的两种物理实现形式 ?用实际的与—或电路实现 ?由查找表（LUT）实现 查找表（Look Up Table）实际上是用静态存储器（SRAM）构成函数发生器。 5.2.1 概述 【例1】用4变量LUT实现如图5.2-4所示的组合逻辑电路。 1 1 1 1 1 1 1 1 1 0 1 0 1 1 1 0 0 1 1 0 1 1 0 1 1 0 1 0 1 0 1 0 0 1 1 0 0 0 1 0 1 1 1 0 1 1 1 1 0 0 0 0 1 0 1 0 0 1 0 0 0 1 0 0 1 0 1 0 0 0 0 0 0 0 1 0 0 0 0 0 F D C B A F D C B A 将真值表的输出0、0、0、1、0、0、0、1、0、0、0、1、1、1、1、1依次存入SRAM中的存储单元. 5.2.1 概述 1. 可编程只读存储器PROM 特点：与阵列固定、或阵列可编程 与阵列?最小项 或阵列?最小项的和项 5.2.1简单可编程逻辑器件 PLD的逻辑符号特殊表示方法 5.2.1简单可编程逻辑器件 例：用PROM实现以下逻辑函数： 对于大多数逻辑函数而言，并不需要使用全部最小项，造成浪费 5.2.1简单可编程逻辑器件 例 用ROM实现一个2位二进制加法器。 真值表中的输出值000、001、010、011、001、010、011、100、010、011、100、101、011、100、101和110依次存入ROM的16个字单元即可。 5.2.1简单可编程逻辑器件 2.可编程逻辑阵列PLA（Programmable Logic Array） 特点：与阵列、或阵列均可编程 5.2.1简单可编程逻辑器件 例：用PLA实现逻辑函数 5.2.1简单可编程逻辑器件 3.可编程阵列逻辑PAL（Programmable Array Logic） PAL的与阵列可编程，或阵列是固定的。 5.2.1简单可编程逻辑器件 例 用PAL实现1位全加器。 5.2.1简单可编程逻辑器件 带异或门的PAL结构 m2 m3 m7 F(A,B,C) F(A,B,C) =1 0 5.2.1简单可编程逻辑器件 当EN为0时，三态缓冲器输出为高阻态，对应的I／O引脚作为输入使用； 当EN为1时，三态缓冲器处于工作状态，对应的I／O引脚作为输出使用。 输出端经过一个互补输出的缓冲器反馈到与逻辑阵列上。 EN 5.2.1简单可编程逻辑器件 寄存器型输出结构PAL 适合于实现计数器、移位寄存器等时序逻辑电路 5.2.1简单可编程逻辑器件 ? 阵列容量较小， 片内触发器资源不足,不能适用于规模较大的数字电路。 ? 输入、输出控制不够完善，限制了芯片硬件资源的利用率和它与外部电路连接的灵活性。 ? 编程下载必须将芯片插入专用设备，使得编程不够方便，设计人员 企盼提供一种更加直捷、不必拔插待编程芯片就可下载的编程技术。 存在的问题 5.2.1简单可编程逻辑器件 自从 90年代初 Lattice公司高性能的具有在系统可编程 ISP(In System Programmable)功能的 CPLD以来 ，CPLD获得了迅速发展。 Altera 公司MAX7000S系列，MAX3000A系列，MAX II系列。 5.2.2复杂可编程逻辑器件CPLD MAX3000A系列CPLD特点 基于E2PROM工艺，3.3V供电； 支持在系统编程（In System Programmable，ISP）技术； 多电压I/O接口，可以与3.3V和5V器件接。 116.3 126.6 192.3 222.2 227.3 fCNT（MHz） 208 161 98 68 34 最多I/O引脚 32 16 8 4 2 逻辑阵列块 512 256 128 64 32 宏单元 10000 5000 2500 1250 600 可用门 EPM3512A EPM3256A EPM3128A EPM3064A EPM3032A 特 性 5.2.2复杂可编程逻辑器件CPLD