模拟电子技术第6章 组合逻辑电路.ppt

+5V A B C V1 R1 R2 V2 V3 V4 V5 R3 R5 R4 uo (F) 设 uA= 0.3V 则 VB1= 0.3+0.7= 1V RL uo= 5– uBE3– uBE4– uR2（小） = 5– 0.7– 0.7= 3.6V 拉电流 VB1=1V uo=3.6V ? +5v A B C R1 C1 B1 V2 、V5 截 止 V3、 V4导 通 +5V A B C V1 R1 R2 V2 V3 V4 V5 R3 R5 R4 uo (F) 设 uA=uB=uC=3.6V ，V2 ,V5导通，uo=0.3V。且VB1=2.1V。 VC2=VCE2+VBE5=0.3+0.7=1V，使V3导通，V4截止。 灌电流 V1 R1 +Vcc VB1=2.1V VC2=1V uo=0.3V 5v A B C R1 C1 B1 当输入端A、B、C均为高电平时，输出端Y为低电平。 当输入端A、B、C中只要有一个为低电平，输出端就为高电平。符合与非门的逻辑关系。 A B C F F=ABC 结论: 3. TTL与非门的特性及参数 （a）电压传输特性 0 1 2 3 1 2 3 4 Ui /V UO/V c a b （b）输出高电平UOH （c）输出低电平UOL （d）开门电平UON （e）关门电平UOFF （f）输入短路电流Iis （g）扇出系数N （h）平均延迟时间tpd 输出高电平UOH 典型值：3.6v 标准高电平：USH=2.4v 输出低电平UOL 典型值：0.2v 标准低电平：USL=0.4v +5V A B V1 R1 R2 V2 V3 V4 V5 R3 R5 R4 F VD EN VB1=1V EN=0时， VB1=1V， V2 、V5截止； EN=1时，二极管VD截止， F=AB，同TTL与非门。 VB3=1V 二、三态输出门电路 二极管VD导通，使VB3=1V V3、V4截止，输出端开路（高阻状态） RL UCC 三、集电极开路的与非门（OC门） 输入全1时，输出=0； 输入任0时，输出悬空 +5V F R2 R1 3k T2 R3 T1 T5 b1 c1 A B C 符号 应用时输出端要接一上拉负载电阻 RL 。 OC门可以实现“线与”功能。 UCC F1 F2 F3 F 分析：F1、F2、F3任一导通，则F=0。 F1、F2、F3全截止，则F=1 。 输出级 RL UCC RL T5 T5 T5 ?F=F1F2F3 负载电阻RL和电源 UCC可以根据情况选择。 J +30V ?220V J D 1. CMOS反相器(CMOS非门) A F VP +VDD VN 当A为高电平时， VN导通VP截止， 输出F为低电平。 当A为低电平时， VP导通VN截止， 输出F为高电平。 U GS（th）：NMOS为正，PMOS为负。 6.4.2 MOS型集成逻辑门电路 A B VP1 VP2 VN1 VN2 +VDD F 2. CMOS与非门 VP1 与VP2并联， VN1 与VN2串联； 当AB都是高电平时 VN1 与VN2同时导通 VP1 与VP2同时截止； 输出F为低电平。 当AB中有一个是低 电平时，VN1 与VN2 中有一个截止，VP1 与VP2中有一个导通， 输出F为高电平。 U GS（th）：NMOS为正，PMOS为负。 3. CMOS或非门 B VP1 VP2 VN1 VN2 +VDD A F 当AB中有一个是高电平， VN1 与VN2中有一个导通， VP1 与VP2中有一个截止， 输出F为低电平。 当AB都是低电平时， VN1 与VN2同时截止， VP1 与VP2同时导通； 输出F为高电平。 U GS（th）：NMOS为正， PMOS为负。 结 束 掌握逻辑门真值表、逻辑表达式及逻辑符号的表示形式。理解正、负逻辑的规定。 掌握逻辑代数的基本公式及法则，掌握函数的运算化简法。了解卡诺图化简法。能够将以真值表、逻辑式、逻辑电路图中任一种形式表示的逻辑关系转换为另外两种形式表示并能化简。能完成波形图。 能够使用逻辑式、真值表对组合逻辑电路进行分析，掌握加法器、比较器、编码器、译码器、数据选择与分配器等典型组合逻辑电路的功能、作用及逻辑特征，对其典型电路会分析。 了解集成逻辑门的内部结构及工作原理。了解TTL门与CMOS门的差别及使用方法。掌握门电路输入输出高低电平的典型值。 根据给定的逻辑要求，设计出逻辑电路图。 设计步骤：（1）根据逻辑要求，定义输入输出逻辑变 量，列出真值表