dc-dc变换器中cmos电荷泵锁相环的设计 design of cmos charge pump phase locked loop for dc-dc converter.pdfVIP

第40卷第3期 微电子学 V01．40，No．3 2010 2010年6月 Microelectronics JurL 黄可，冯全源 (西南交通大学微电子研究所，成都610031) 摘要：针对电荷泵锁相环的抖动问题，对CMOS电荷泵锁相环的压控振荡器电路进行改进；设 计了一种采用增益补偿技术的压控振荡器，实现了可用于DC-DC变换器中与外部时钟同步的电荷 泵锁相环。电路设计基于TSMC 明，在3．3V电源电压、一40℃～85℃温度范围内，该电荷泵锁相环能够与外部时钟同步于1．5～ 3．5MHz的频率范围，锁定时间小于72“s，功耗小于1．3mW。 关键词： 电荷泵锁相环；压控振荡器；D(DC变换器 中图分类号：TN432 文献标识码：A ofCMOS PhaseLockedforDC-DCConverter Design ChargePump Loop HUANGKe，FENG Quanyuan (Institute China) Microelectronics，SouthwestUniversity，Chengdu610031，P．R of Jiaotong Abstract：Tosolvethe of in locked con— problemjitterchargepumpphase loop(CPPLL)，animprovedvoltage trolledoscillatorwas CPPLLcouldbeusedinDC-DCconverterto designedusinggaincompensationtechnique．The withexternalclock BasedonTSMC’So．18ⅡmCMOS circuitwasverifiedwith synchronize signal process，the HSPICE．Simulationresultsshowedthat。at3．3V andinthe from一40℃to85 supplyvoltage temperaturerange ℃。the CPPLLcould withexternalclock in1．5—3．5MHz withlock- proposed synchronize signal frequencyrange timebelow72usand lessthan1．3nlW． ing powerdissipation Keywords：CPPI，L；VCO；DC-DCconverter EEACC：2570D 善了控制电压的抖动对振荡器输出频率的影响。与 1 引言 文献[6]相比，本文电荷泵锁相环具有更低的功耗。 锁相环是一种相位负反馈控制系统，它能使受