plbmap高性能通用fpga可编程逻辑块映射算法 plbmapa high performance and universal programmable logic block mapping algorithm based on fpga.pdfVIP

25卷第8期 微电子学与计算机 vd．25N6．8 2008年8月 MICROELE(玎RONICSCoMPUlllRAl四lst2008 蔡丹，来金梅，童家榕 (复旦大学专用集成电路与系统国家重点实验室，上海201203) 摘要：研究了一种低复杂度、高利用率、高性能的通用同X认逻辑块映射算法．基本思想包括为降低算法复杂度 而提出的将组合电路与时序电路分开映射、对逻辑单元分层；引入匹配度系数以提高逻辑单元的利用率．从而在算 法的性能和速度两方面均得到了较好的突破：平均性能比现存通用映射算法提高了12．59％，平均运行时间可以降 低102～103倍． 关键词：现场可编程门阵列；可编程逻辑块映射；子图同构；匹配度 中图分类号：耵W7 文献标识码：A 文章编号：1000一71踟(2008)08—0040一05 andUniVersal PLBMAP：APerformance High ProgrammabIe Block BasedonFPGA Logic MappingAIgorithm CAI Dan，LAIJin—mei，ToNGJia-rong (S诅te KeyLab0豫bo珂ofASICs)哦dTl，FudaIlU11iverSity，shanghai201203，China) AbIn咎ct：Inthlis alaw andⅢlivt璐al de、，doped o。mplexity，Iligh pI叮fomlance plqF龇nrnable p芒【per，we utili丝tion，Kgh bkk based∞H)GA．T11ebasicide笛include thecol【nbinati∞aland k】gic r11ilppingalg嘶thm dealiTlg诵th lo画c seql】∞tial inthe the theutili毖tion0f logic drcuit骶删ly，del枷mtecircuit，ar】d岫1portthe嬲tc}lingde罢田箦t0咖rove logic mll s}Dwthat blocks．A5aresult，t}lis h船a in t证1e．The删ts t}lis al鲥thbreakth】嘶bothperfon撇a11d algI t0出e bIock e啪bett口thn 一曲pt爿b嘎1Tlar】傥eq瑚llss耐allogic mappingal邑9。dtllrT玛aI】d t}嘞，the孙，eragep出· is run mance12．59％bett目than the timeis102～103le豁th锄it． uIliv骶茹m狎ingalg耐thm，a11d bk，cks pDpgRⅡnnmblegatea玎甚y；pHx弘甚n1I瑚“el()gic nlappin