电子系统设计与仿真-第5节-Altera可编程逻辑系列器件.ppt

电子系统设计与仿真-第5节-Altera可编程逻辑系列器件;3.1 概述;主流芯片选型指导 ;;;Cyclone（飓风） Altera中等规模FPGA，2003年推出，0.13um工艺,1.5v内核供电，与Stratix结构类似，是一种低成本FPGA系列 ，是目前主流产品，其配置芯片也改用全新的产品。 简评：Altera最成功的器件之一，性价比不错，是一种适合中低端应用的通用FPGA，推荐使用;CycloneII Cyclone的下一代产品，2005年开始推出，90nm工艺，1.2v内核供电，属于低成本FPGA，性能和Cyclone相当，提供了硬件乘法器单元。 简评：刚刚推出的新一代低成本FPGA，目前市场零售还不容易买到，估计从2005年年底开始，将逐步取代Cyclone器件，成为Altera在中低FPGA市场中的主力产品。;Stratix Altera大规模高端FPGA,2002年中期推出，0.13um工艺，1.5v内核供电。集成硬件乘加器,芯片内部结构比Altera以前的产品有很大变化。 简评：Startix芯片在2002年的推出，改变了Altera在FPGA市场上的被动局面。该芯片适合高端应用。 随着2005年新一代StratixII器件的推出，将被StratixII逐渐取代;StratixII Stratix的下一代产品，2004年中期推出，90um工艺，1.2v内核供电，大容量高性能FPGA 简评：性能超越Stratix,是未来几年中，Altera在高端FPGA市场中的主力产品;FPGA配置芯片 ;;NoisII软处理器;开发软件;软件下载;１、Cyclone系列器件一览;2、Cyclone系列器件封装;Cyclone package144-Pin Plastic Thin Quad Flat Pack (TQFP);;3. Cyclone Architecture;4. Cyclone 资源;5 Logic Array blocks;;;6 Cyclone LE ;;LUT Chain AND Register chain;7 MultiTrack Interconnect ;The direct link interconnect allows an LAB or M4K memory block to drive into the local interconnect of its left and right neighbors. The direct link interconnect provides fast communication between adjacent LABs and/or blocks without using row interconnect resources. The R4 interconnects span four LABs, or two LABs and one M4K RAM block. These resources are used for fast row connections in a four-LAB region;;;;8 I/O Structure;;Supported　I/O Standards;;Cyclone I/O　Banks;可允许的输入信号能力;Programmable Current Drive Strength;9 Embedded Memory ;嵌入式MEMORY的特点;;True Dual-Port Memory;Parity Bit Support: M4K blocks 针对每一个字节可以提供一个较验位. ;; Memory Configuration Sizes 可以设置存储器的地址深度和输出的宽度 4,096 × 1, 2,048 × 2, 1,024 × 4, 512 × 8 (or 512 × 9 bits), 256 × 16 (or 256 × 18 bits), 128 × 32 (or 128 × 36 bits).;Independent Clock Mode ;;10 Global Clock Network Phase-Locked Loops ;;　　　PLL的主要目标是通过与一个内部的参考时钟比较，同步一个内部和外部的时钟的频率和相位 ，Cyclone PLLs 通过使用一个phase-frequency detector (PFD).把这个参考输入时钟的上升沿对准反馈时钟，The PFD产生一个误差信号用于确定VCO需要工作在更高的或者更低的