第11章 接口电路.ppt

* * 第11章 接口电路 11.2 TTL和MOS逻辑系列间的接口电路 11.1 双极逻辑系列间的接口电路 作业 一个数字系统有时采用多种逻辑系列，如TTL、ECL、I2L、NMOS、CMOS的混合。例如，对于整个数字系统速度影响较大的那部分电路如运算器等，可能采用ECL门电路较好；而对于速度要求不高的部分，可能采用LSTTL电路甚至CMOS更为合理。所以必须考虑各不同系列电路之间的连接问题，即接口电路。 11.1 双极逻辑系列间的接口电路 一、ECL和TTL之间的接口电路 1、ECL到TTL的接口电路 ECL到TTL的接口电路，必须把ECL电路的输出进行电平位移，增大到至少为2.5V左右的逻辑摆幅，才能驱动TTL电路(和TTL电路的输入相适应)。ECL的输出负载必须接典型的ECL门电路，但接口电路的驱动能力又必须和TTL门电路的驱动能力相一致。 接口电路的输入部分是一个典型的二输入的ECL电路。 当Vi,A和Vi,B均为-1.7V时 Q1、Q3截止，Q2导通，使VB9≈0V，于是Q9截止。由于Q1、Q3截止，因而在接口无负载时Q10、Q11导通，输出VOH≈3.6V。 当Vi,A和Vi,B之一为-0.9V时Q1(Q3)导通，Q2截止，使Q10之基极电位 VB10≈0V，于是Q10、Q11截止，Q8、Q9导通，此时输出VOL＝0.4～0.5V 。 工作原理：当Vi＝-1.75V时，Q1截止，Qr导通，于是Vcp0，导致QK截止，此时QK的集电极电压VOK＝VOH。当Vi＝-0.9V时，Q1导通，Qr截止，于是Vcp上升，导致QK饱和，此时QK的集电极电压VOK＝VOL。 2、TTL到ECL的接口电路 电路的输入端是一个由肖特基二极管D1、D2组成的二极管与电路，电路通过晶体管Ql的基射结、二极管D3及D4、电阻R3及Q3的基射结来实现电平位移。 晶体管Q4、Q5以及电流源Q6组成电流开关。参考电压VR一般为-1.5V。转换器由射极跟随器Q9、Q10得到互补的ECL输出。 由TTL来的较高电平经R2、R3分压，从b点取得与ECL电路逻辑电平差不多的电平，加在Q2的基极上。Ql、Q2、Q3组成典型“或”的输出。为得到适当的逻辑电平输出，需要调节R1、R2、R3的值。如把Q3、Rcl接到Q2的集电极，则可得到“或非”输出。 输入为高电平3.5V时，Q1导通，Q2截止，Q2的集电极输出ECL电路的高电平(约-0.9V)，Q1的集电极输出ECL电路的低电平(约-1.7V)；反之，如果输入为低电平0.3V时，Q1截止，Q2导通，Q1的集电极输出ECL电路的高电平，而Q2的集电极输出ECL电路的低电平；从而满足两种逻辑电平的转换，而且满足逻辑关系：E＝I。 我们要求当I端输入为TTL电路的高电平(3.5V)时，VP应比VBB至少高0.4V；而当I端输入为TTL电路的低电平(0.3V)时，VP应比VBB至少低0.4V。 二、I2L和TTL之间的接口电路 当I2L驱动TTL电路时，只需将上拉电阻RA的一端接到LS电路的Vcc或另接一个5V电源，另一端接到I2L驱动器的输出晶体管QA的集电极。电阻RA可以作在芯片上，也可以外接。只要接口电路的动态和静态特性合适，RA的值取得越大越好。 当LS输出为高电平时(≥2.7V)，RB和RC的戴维南等效电阻应对I2L负载电路的输入晶体管提供适当的驱动；当LS电路输出为低电平(0.4V)时，分压器保证QB处于截止态。 *