基于S3C44B0X嵌入式系统应用开发实例-Read.PPT

第六章 基于S3C44B0X嵌入式系统应用开发实例 6.1 S3C44B0X处理器介绍 6.2 S3C44B0X存储控制器功能及应用开发 6.3 S3C44B0X I/O端口功能及应用开发 6.4 S3C44B0X DMA功能及应用开发 6.5 S3C44B0X UART接口功能及应用开发 6.6 S3C44B0X中断控制器功能及应用开发 6.7 S3C44B0X时钟电源管理器功能及应用开发 6.8 S3C44B0X PWM定时器功能及应用开发 6.9 S3C44B0X LCD控制器功能及应用开发 6.10 S3C44B0X A/D转换器功能及应用开发 6.11 S3C44B0X RTC（实时时钟）功能及应用开发 6.12 S3C44B0X看门狗定时器功能及应用开发 6.13 S3C44B0X IIC总线接口功能及应用开发 6.14 S3C44B0X IIS总线接口功能及应用开发 6.15 S3C44B0X SIO接口功能及应用开发 6.16 基于S3C44B0X的S3CEV40开发介绍 6.17 S3CEV40启动程序设计 6.18 USB接口功能开发实例 6.1 S3C44B0X处理器介绍 6.1.1 Samsung S3C44B0X简介 6.1.2 Samsung S3C44B0X特点 6.1.3 S3C44B0X功能结构框图 6.1.4 S3C44B0X引脚信号描述 6.1.1 Samsung S3C44B0X简介 Samsung S3C44B0X微处理器片内集成ARM7TDMI核，采用0.25μm CMOS工艺制造，并在ARM7TDMI核基本功能（详细见第二章2.13.1节）的基础集成了丰富的外围功能模块，便于低成本设计嵌入式应用系统。片上集成的主要功能如下：片上在ARM7TDMI基础上增加8KB的Cache； 外部扩充存储器控制器（FP/EDO/SDRAM控制，片选逻辑）； LCD控制器（最大支持256色的DSTN），并带有1个LCD专用DMA通道； 2个通用DMA通道/2个带外部请求管脚的DMA通道； 2个带有握手协议的UART，1个SIO； 1个多主的IIC总线控制器； 1个IIS总线控制器； 5个PWM定时器及1个内部定时器； 看门狗定时器； 71个通用可编程I/O口，8个外部中断源； 功耗控制模式：正常、低、休眠和停止； 8路10位ADC； 具有日历功能的RTC（实时时钟）； 片上集成PLL时钟发生器。 6.1.2 Samsung S3C44B0X特点 一、S3C44B0X体系结构 S3C44B0X是基于ARM7TDMI的体系结构，ARM7TDMI是ARM公司最早为业界普遍认可且赢得了最为广泛的应用的处理器核，详细内容见本书第二章2.13.1节（ARM7系列核介绍）进行了介绍，在此不再作介绍。 二、系统（存储）管理 支持大、小端模式（通过外部引脚来选择）； 地址空间：包含8个地址空间，每个地址空间的大小为32M字节，总共有256M字节的地址空间； 所有地址空间都可以通过编程设置为8位、16位或32位宽数据对准访问； 8个地址空间中，6个地址空间可以用于ROM、SRAM等存储器，2个用于ROM、SRAM、FP/EDO/SDRAM等存储器； 7个起始地址固定及大小可编程的地址空间； 1个起始地址及大小可变的地址空间； 所有存储器空间的访问周期都可以通过编程配置； 提供外部扩展总线的等待周期； 在低功耗的情况下支持DRAM/SDARM自动刷新； 支持地址对称或非地址对称的DRAM。 三、Cache和片内SRAM 4路组相联统一的8KB指令/数据Cache； 未作为Cache使用的0/4/8 Kbytes Cache存储空间可作为片内SRAM使用； Cache伪LRU（最近最少使用）的替换算法； 通过在主内存和缓冲区内容之间保持一致的方式写内存； 具有四级深度的写缓冲； 当缓冲区出错时，请求数据填充。 四、时钟和功耗管理 低功耗； 片上PLL使得MCU的工作时钟最高为66MHz； 时钟可以通过软件选择性地反馈回每个功能块； 功耗管理模式为： 正常模式：正常运行模式； 低速模式：不带PLL的低频时钟； 休眠模式：只使CPU的时钟停止； 停止模式：所有时钟都停止。 EINT[7:0]或RTC警告中断可使功耗管理从停止模式中唤醒。 五、中断控制器 30个中断源（1个看门狗定时器中断，6个定时器中断，6个UART中断，8个外部中断，4个DMA中断，2个RTC中断，1个ADC中断，1个IIC中断，1个SIO中断）； 矢量IRQ中断模式减少中断响应周期； 外部中断源的电平／边沿模式； 可编程的电平／边沿