Makefile文件写作方法.docVIP

Makefile文件的写作方法 Makefile文件介绍 Makefile文件的作用 一般情况下，源文件首先会生成中间目标文件,即 Object File，再由中间目标文件生成执行文件。 把源文件编译成中间代码文件，这个动作叫做编译(compile)。在Windows下也就是 .obj 文件，UNIX下是 .o 文件，即 Object File，在编译时，编译器只检测程序语法，和函数、变量是否被声明。只要所有的语法正确，编译器就可以编译出中间目标文件。一般来说，每个源文件都应该对应于一个中间目标文件（O文件或是OBJ文件）。 把大量的Object File合成执行文件，这个动作叫作链接（link）(Object File)中找寻函数的实现。 在Unix下的软件编译，一个工程中的源文件不计数，其按类型、功能、模块分别放在若干个目录中，makefile定义了一系列的规则来指定，哪些文件需要先编译，哪些文件需要后编译，哪些文件需要重新编译，甚至于进行更复杂的功能操作，因此makefile关系到了整个工程的编译规则。 Makefile文件的指定 默认的情况下， make 命令会在当前目录下按顺序找寻文件名为 “GNUmakefile”、“makefile”、“Makefile”的文件，找到了解释(执行)这个文件。 你可以使用别的文件名来书写Makefile ， 比如： “Make.Linux”，“Make.Solaris”，“Make.AIX”等，如果要指定特定的Makefile，你可以使用make 的“–f”和“–file”参数，如： make –f Make.Linux 或make –file Make.AIX。 Makefile目标的指定 一般来说(默认情况下)，make的最终目标是Makefile中的第一个目标，而其他的目标一般是由这个目标连带出来的。 可以直接指定目标，让make完成你所指定的目标。有一个make的环境变量是“MAKECMDGOALS”，这个变量会存放指定的终极目标列表，如果在命令行上没有指定目标，这个变量时空值。 指定目标，如：make clean Makefile的工作方式 GNU的make工作时的执行步骤入下： 1、读入所有的Makefile。 2、读入被include的其它Makefile。 3、初始化文件中的变量。 4、推导隐晦规则，并分析所有规则。 5、为所有的目标文件创建依赖关系链。 6、根据依赖关系，决定哪些目标要重新生成。 7、执行生成命令。 前五步为第一个阶段，6-7为第二个阶段。第一个阶段中，如果定义的变量被使用了，那么，make会把其展开在使用的位置。但make并不会完全马上展开，make使用的是拖延战术，如果变量出现在依赖关系的规则中，那么仅当这条依赖被决定要使用了，变量才会在其内部展开。 Makefile文件的内容 Makefile里主要包含了五个东西：显式规则、隐晦规则、变量定义、文件指示和注释。 1、显式规则。显式规则说明了，如何生成一个或多的的目标文件。这是由Makefile的书写者明显指出，要生成的文件，文件的依赖文件，生成的命令。 2、隐晦规则。由于我们的make有自动推导的功能，所以隐晦的规则可以让我们比较粗糙地简略地书写Makefile，这是由make所支持的。 3、变量的定义。在Makefile中我们要定义一系列的变量，变量一般都是字符串，这个有点你C语言中的宏，当Makefile被执行时，其中的变量都会被扩展到相应的引用位置上。 4、文件指示。其包括了三个部分，一个是在一个Makefile中引用另一个Makefile，就像C语言中的include一样；另一个是指根据某些情况指定Makefile中的有效部分，就像C语言中的预编译#if一样；还有就是定义一个多行的命令。 5、注释。Makefile中只有行注释，和UNIX的Shell脚本一样，其注释是用“#”字符，这个就像C/C++中的“//”一样。如果你要在你的Makefile中使用“#”字符，可以用反斜框进行转义，如：“\#”。最后，还值得一提的是，在Makefile中的命令，必须要以[Tab]键开始。 显示规则 规则包含两部分，一是依赖关系，一是生成目标的方法。 规则的语法 语法如下所示： targets : prerequisites command 或是： targets : prerequisites ; command command 其中： targets是（目标）文件名，以空格分开，可以使用通配符。一般来说，我们的目标基本上是一个文件，但也有可能是多个文件。 prerequisites也就是目标所依赖的文件（或依赖目标，即依赖关系）。如果其中的某个文件要比目标文件要新，那么，目标就被