探究CDIO理念下专业课程实验教学体系建设.docVIP

探究CDIO理念下专业课程实验教学体系建设高等学校专业教学计划中的课程实验教学在整个人才培养体系中占有极其重要的地位，它不仅可帮助学生验证课堂所学知识与训练基本技能，更重要的是对深入实施素质教育、切实培养学生具备学思结合、知行统一的探究精神与创新思维、实现培养创新性人才的目标而起着举足轻重的作用。因此，随着我国高等教育改革与研究步伐的加快，进一步开展专业课程的实验教学体系研究与建设显得十分有必要。 “可编程逻辑系统设计”是许多工科院校计算机相关专业的一门必修课程，它作为“数字逻辑”、“微型计算机技术”等原理性课程的后续及若干技术性课程的前导，对实践环节的要求较高，尤其可体现实验教学体系的作用和地位。因此，本文拟结合我校近几年在该课程的建设与教学方面经验，就高校工科类专业课程的实验教学体系建设与目前先进的CDIO工程教育理念的融合提出以下的观点与思考，以期与广大高校教师共同探讨。 一、规划实验教学内容 实验教学内容必须紧扣课程的教学目标与教学内容，且在学时分配上应结合课程的性质进行总体考虑。因此，按照我校的教学计划制订原则，本课程总的学时被分配为56学时，而在具体制订教学大纲时，我们参考了教育部计算机科学与技术专业教学指导委员会的建议，将实验学时设定为26学时，基本达到了理论与实践1:1的学时分配比例，从而首先为教学目标的顺利达成提供了较为充足的学时保障。 课程共安排了8个必须完成的实验项目，除第一个项目为帮助学生掌握IDE集成开发环境的基本使用方法、认识一般可编程逻辑系统设计的输入、综合及仿真等主要环节外，其它七个项目则基于由浅入深、由点及面的原则，依次安排了验证型、设计型、以及综合型等三类不同性质的实验。 在3个验证型实验中，加法器设计共分配4学时，通过1位加法器及n位加法器的设计练习，使学生加深对VHDL设计中行为描述、数据流描述与网表描述等三种不同描述风格的认识，同时达到对基本程序设计方法的熟练掌握目的；译码器设计共分配2学时，通过3-8译码器及7段码译码器的设计练习，使学生快速掌握VHDL程序的基本结构及其编程方法，并进一步加深对系统设计的硬件适配及配置下载环节的认识和理解；而计数器设计实验同样分配2学时，通过对4位同步加、减法计数器的设计，使学生能较好地掌握同步时序控制的基本方法，同时掌握LPM参数化模块库中的功能块调用方法。 在3个设计型实验中，交通信号灯控制器设计实验共分配4学时，通过设计一个简单的交通灯信号控制器，使学生掌握利用ASM算法状态机设计同步时序系统的方法，加强认识状态机的典型VHDL程序结构； ADC控制器设计实验共分配4学时，通过设计ADC0809或ADS801的工作控制器，对比A/D转换过程的软件与硬件控制方法，进一步巩固利用状态机实现同步时序系统的知识；乘法器设计实验共分配4学时，通过8位移位相加乘法器的设计，帮助学生理解可编程逻辑系统设计中的自顶向下设计思想，掌握原理图与VHDL编程相结合的混合设计方法。 课程最后通过设计一个简单微处理器系统，使学生认识并理解复杂时序系统的状态机划分方法，培养学生综合运用各类构建块和状态机思想进行系统设计的能力，并提供较为充分的开拓创新空间。 二、搭建实验教学平台 要圆满完成实验教学内容，顺利实现实验教学目标，一定需要兼具高性能、高可靠性和高效率的配套实验教学平台，以支持学生在课内外方便地将自己的实验设计在硬件电路中进行实际验证，从而帮助其对所学习知识内容的理解、消化与接收。 就“可编程逻辑系统设计”课程而言，长期以来国内市场上缺乏合适的实验教学平台。为此，我校组织教师自行研制了一种基于FPGA（即在线可编程门阵列器件）的综合实验教学系统，并以此为平台支持本课程及其后续课程的实验教学需要。该系统采用一块Altera公司的新一代中规模FPGA产品CycloneⅡ EP2C35，不仅可满足本课程的各项基本实验教学任务需要，同时还配以众多丰富的外围设备，可很好地支持开展综合性较强的实验项目。系统采用完全开放式结构，充分保证在教学过程中能让学生接触到所有硬件资源，从而加深对设计的理解和认识，为在课程实验教学中组织学生扩展进行其它应用性、创新性实验提供了条件基础。 同时，为方便学生在课外继续进行实验，我校教师还研制了一种便携式实验系统，尽管其FPGA片内资源及外围设备相对较少，但仍然配置了较为完整的功能设备，并具备了轻便、小巧的优点，可供学生随身携带至图书馆、教室、实验室和寝室等各种场合，从而达到课程实验教学的延伸与拓展。两类系统基于同一厂家的FPGA产品系列，且功能结构设计完全一致，因此可保证学生在一套系统上所做的实验设计能轻易在另一套系统上进行调试与验证，二者共同构成了本课程的实验教学平台。 三、探寻实验教学模式