微机原理课件西电第20次课62.ppt

静态RAM存储器芯片Intel 2114 2764（EPROM）的引线、功能 A0~A12：13根地址线 D0~D7：8根数据线 CE：片选信号线 PGM：编程脉冲输入端 OE：输出允许信号线 Vcc：+5V Vpp：编程电压输入端 +12.5V，+15V，+21V，+25V 8KB 6.2半导体存储器（RAM和ROM） 6.2半导体存储器（RAM和ROM） 6.3存储器芯片的扩展及其与系统总线的连接 1、芯片与系统的连接 2、译码电路 3、存储器扩展技术 6264芯片与系统的连接 D0~D7 A0 A12 ? ? ? WE OE CS1 CS2 ? ? ? A0 A12 MEMW MEMR 译码 电路 高位地址信号 D0~D7 ? ? ? ? ? ? 1、芯片与系统的连接 8088 最大模式 2、译码电路 由于存储器系统是由许多存储单元构成的，为了加以区分，我们首先必须为这些存储单元编号，这个编号就是地址。地址译码器的作用就是接收CPU送来的地址信号并进行译码，选择与此地址码相对应的存储单元，以便对该单元进行读／写操作。 保证该芯片在整个内存中占据的地址范围能够满足用户的要求。芯片的片选信号是由高位地址信号和控制信号的译码产生的，高位地址信号决定芯片在整个内存中占据的地址范围。 地址译码方式 1、全地址译码方式 地址总线的每个引脚都用作单元选择线参与译码，每一个存储器单元有唯一确定的地址。 2、部分（局域）地址译码方式 地址总线中有部分地址线未参与译码，每一存储单元由多个地址。 3、线选法 利用高位地址总线的某一位或直接控制片选信号的方法。 全地址译码 存储器 芯片 译 码 器 低位地址 高位地址 全部地址 片选信号 全地址译码举例 6264芯片的地址范围：F0000H~F1FFFH 111100000……00 ~ 111100011……11 A19 A18 A17 A16 A15 A14 A13 ≥1 #CS1 D7 ～ D0 高位地址线全部参加译码 6264 A12-A0 D7-D0 #OE #WE #CS2 +5V 全地址译码举例 部分地址译码举例 如同一物理存储器占用两组地址： F0000H~F1FFFH B0000H~B1FFFH 这两个地址都 指向同一个单元 A18不参与译码 A19 A17 A16 A15 A14 A13 ≥1 到 6264 CS1 部分地址译码举例 应用举例 将SRAM 6264芯片与系统连接，使其地址范围为：38000H~39FFFH和78000H~79FFFH。 选择使用74LS138译码器构成译码电路 Y0# G1 Y1# G2A Y2# G2B Y3# Y4# A Y5# B Y6# C Y7# 片选信号输出 译码允许信号 地址信号 （接到不同的存储体上） 74LS138逻辑图： 74LS138的真值表：（注意：输出低电平有效） 可以看出，当译码允许信号有效时，Yi是输入A、B、C的函数，即 Y=f(A,B,C) 1 1 1 1 1 1 1 1 X X X 其 他 值 0 1 1 1 1 1 1 1 1 1 1 1 0 0 1 0 1 1 1 1 1 1 1 1 0 1 0 0 1 1 0 1 1 1 1 1 1 0 1 1 0 0 1 1 1 0 1 1 1 1 1 0 0 1 0 0 1 1 1 1 0 1 1 1 0 1 1 1 0 0 1 1 1 1 1 0 1 1 0 1 0 1 0 0 1 1 1 1 1 1 0 1 0 0 1 1 0 0 1 1 1 1 1 1 1 0 0 0 0 1 0 0 Y7 Y6 Y5 Y4 Y3 Y2 Y1 Y0 C B A G1 G2A G2B D0~D7 A0 A12 ? ? ? WE OE CS1 CS2 ? ? ? A0 A12 MEMW MEMR D0~D7 G1 G2A G2B C B A A19 A14 A13 A17 A16 A15 +5V Y0 下图中A18不参与译码，故6264的地址范围为： 38000H~39FFFH 78000H~79FFFH 6264 8088 大 * * 6.1存储器的分类、特点和性能指标 6.2半导体存储器（RAM和ROM） 6.3存储器芯片的扩展及其与系统总线的连接 6.4 存储器系统设计 第6章存储器系统 6.1存储器的分类、特点和性能指标 一、存储器分类 二、存储器