VHDL基于FPGA的数字时钟设计+电路图.docVIP

VHDL基于FPGA的数字时钟设计+电路图 摘要：基于数字时钟的广泛应用，本设计以EP1C3T144C8N为主芯片,采用EDA技术，以硬件描述语言VHDL为系统逻辑描述手段，设计了一个多功能的数字时钟。它由时钟模块、控制模块、计时模块、数据译码模块、显示以及报时模块组成。在QuartusII工具软件环境下，采用自顶向下的设计方法，实现数字时钟的仿真与调试。经实验验证，本系统能够完成时、分显示，并由按键输入进行数字钟的校时功能。4590 关键词：数字钟; 硬件描述语言; VHDL; FPGA The Design of Digital Clock Based on FPGA Abstract: As the widly use of digital clock, using the chip of EP1C3T144C8N, the design of a digital clock uses the EDA technology and hardware description language VHDL language as the system logic design description method.The digital clock consists of ucontrol module, timing module, data encoding module and display module. In the QuartersII tool software environment, using top-down design ideas, the simulation and debugging of the clock is realized.After experimental verification, the system is able to complete hours, minutes and seconds respectively show and timing function was contraled bye the key input. Key Words: Digital clock; Hardware description language; VHDL; FPGA 目录 摘要1 引言1 1.选题背景和研究意义2 1.1 课题相关技术的发展2 1.2 课题研究的必要性3 1.3 课题研究的内容3 2.FPGA简介3 2.1FPGA概述3 2.2FPGA基本结构4 3.数字钟总体设计方案4 3.1数字钟的构成4 3.2数字钟的工作原理5 4.单元电路设计6 1. 选题背景和研究意义 本节将从FPGA嵌入式应用开发技术与数字钟技术发展的客观实际出发，通过对该技术发展状况的了解，以及课题本身的需要，指出研究基于FPGA的数字钟设计与实现的必要性。 1.1 课题相关技术的发展 当今电子产品正向着功能多元化,体积最小化,功耗最低化的方向发展。它与传统的电子产品在设计上的显著区别是大量使用大规模可编程逻辑器件，提高产品的性能，缩小体积，降低功耗.同时运用现代计算机技术，提高产品的自动化程度和竞争力，缩短研发周期。EDA技术正是为了适应现代电子技术的要求，吸收众多学科最新科技成果而形成的一门新技术[4]。 美国ALTERA公司的可编程逻辑器件采用全新的结构和先进的技术，加上最新的QuartusII开发环境，更具有高性能，开发周期短等特点，十分方便进行电子产品的开发和设计。 EDA技术是以大规模可编程逻辑器件为设计载体，以硬件描述性语言为系统的逻辑描述主要表达方式，以电脑和大规模可编程逻辑器件的开发软件和实验开发系统为设计工具，通过有关计算机上的开发软件，自动完成通过软件的方式进行设计的电子系统到硬件系统的逻辑编译，逻辑简化，逻辑分割，逻辑映射，编程下载等工作，最终形成集成电子系统或专用集成芯片的一门新技术。 1.2 课题研究的必要性 现在是一个知识爆炸的新时代。新产品、新技术层出不穷，电子技术的发展更是日新月异。可以毫不夸张的说，电子技术的应用无处不在，电子技术正在不断地改变着我们的生活，改变着我们的世界。在这快速发展的年代，时间对人们来说是越来越宝贵，在快节奏的生活时，人们往往忘记了时间，一旦遇到重要的事情而忘记了时间，这将会带来很大的损失，因此我们需要一个定时系统来提醒这些忙碌的人。数字化的钟表给人们带来了极大的方便。近些年，随着科技的发展和社会的进步，人们对数字钟的要求也越来越高，传统的时钟已不能满足人们的需求，多功能数字钟不管在性能还是在样式上都发生了质的变化，有电子闹钟、数字闹钟等。 3. 数字钟总体设计方案 3.1 数字钟的构成 数字钟实际上是一个对