实习报告6刘辉.PDF

实习报告 学生：刘辉 学号 2217101002 专业：集成电路设计与集成系统 实习单位：深圳集成微电子有限公司设计部版图组 实习项目：全定制中小规模铝栅（硅栅）的版图设计与提取 实习指导小组的老师和辅导员们： 你们好！ 谢谢你们能给我这样一个机会在大学期间实习，从 8 月 2 号正式 实习到 12 月 18 号上半学期的实习生活已经画上了一个圆满的句号， 现在我就把我四个多月的实习生活进行一下系统的总结。 一． 学习了如何画铝栅 CMOS 的单元版图。 画版图的基本步奏： 对照电路图画出版图——DRC （几何设计规则 检查）——LVS （检查版图和电路图的一致性） 对已经设计好的集成电路版的正确性进行检查和确认是版图设计中 非常重要的一部分。图验证包括几何设计规则检查, 电学规则检查,版 图与电路一致性检查和版图参数提取等.几何设计规则检查是在产 生最终的掩模版几何图形之前,按照规定的设计规则,对集成电路版图 中的几何图形的宽度,间距以及层于层之间的间隔和套准度进行检查, 以确保设计的版图能在特定的集成电路工艺下制造并获得高成品率. 不同的集成电路工艺有相应的设计规则,因此检查与集成电路工艺有 关. 电学规则检查是从被设计的集成电路版图中提取电节点和电路 元件并检查是否违背了电学规则,它能精确地指出版图上出现短路的 位置,免除在全局信号之间寻找发生短路耗费的大量时间,并能检测出 与工艺无关的错误(包括短路,开路和悬空电节点), 以及与工艺相关的 错误(包括无效器件,不适当的注入类型,不适当的村底偏置,不适当的 电源或地的连接和孤立的电节点等).版图与电路一致性检查是为确 认被设计的集成电路版图与原始的电路图一致而进行的检查.它在晶 体管级将版图中的连接情况与电路图中的连接情况进行比较,并报告 所有不相符之处.除此之外, 比较器件的类型(如 CMOS 中的NMOS 和 PMOS) 以及某些器件参数(如 MOS 电路中的沟道长度和宽度).逻辑电 路的电路图一般仅涉及与非,或非,与,或等逻辑符号,而不能为版图与 电路一致性检查提供足够的信息.为解决这个问题, 已有相应的软件可 预先将用电路描述语言建立的子电路描述数据文件转换成现成的电 路模拟输入数据文件,如 SPICE,供版图与电路一致性检查软件直接使 用.版图参数提取是根据版图计算和提取版图中电阻,二级管的面积 和周长,双级型器件的尺寸,MOS 晶体管栅的尺寸, 以及导电层引进的 寄生电阻和寄生电容等关键电学参数.提取的这些参数可用于版图与 电路图一致性检查, 电路模拟和逻辑模拟以及时序检验.从版图提取的 参数给出了器件和负载更精确的值,因而模拟结果更准确地反映了版 图的性能. 在刚到公司的一周里面，从学习从如何画一个反向器到一个完整电路 版图中的小单元。在不断的实践中学习如何让版图的面积做到最省， 接触更良好，以及怎样使电路更加的稳定。1，在PAD 端有上下拉保 护电路，由一个上拉和下拉二级管组成。在 PAD 端由于有大量的电 流流过，很容易由于电流过大或电路的波动而使得内部电路的性能受 到很大的影响，从而达不到电路所要求达到的效果或者完全失效，在 PAD 位置的保护电路就是为了电路的稳定而设计的。（具体保护原理 不再陈述）2 ，在电路中的输入输出的地方通常要把 MOS 管做大， 这是为了获得良好的驱动能力；PMOS 的栅 W/L 一般要做到 NMOS 的 1.5~2 倍，为了获得相对稳定的输入输出波形。3 一个单元的输入 输出连接到很多的单元时候，我们往往要加大它的 W/L ，为了获得较 大的驱动能力，当然它加大的程度远远不能和驱动整个电路的输入输 出的管子相比。4 版图中没有画上管子的地方都要打上电源地线的接 触孔，这一是为了使版图的结构看起来更加的紧凑，二是为了达到更 好的电源地的接触。5 电路中的电容一般是用来使电路波形状稳定的。 其他的一些就不再一一称述。画版图是一种艺术，我们还在不断的学 习中。 二． 学习画具有一定逻辑功能的完整版图——闪灯（如何拼总图） 1 先看电路图，找出其中总共有多少个 PAD ，然后在 VIRTUOSO 里 面进行初步的规划粗略，把芯片的版图大小粗略的设置好。 2 找出电路图中一共有多少个电容，从库中调出摆在 PAD 的