数字系统EDA技术.pptVIP

仿真结果： 简洁的序列信号检测器： 仿真结果： 3.9.3 存储器设计 1、 ROM 仿真结果： 2、SRAM 仿真结果： 3.10 状态机的VHDL设计 状态机的分类： 摩尔型状态机（Moore） 米勒型状态机（Mealy） 3.10.1 摩尔状态机的VHDL设计 摩尔型状态机的输出仅与当前状态有关 次态 逻辑 状态 寄存器 输出 逻辑 复位信号 时钟信号 输入 次态 当前状态 输出 摩尔型状态机真值表： 当前状态 下一状态 输出 X=0 X=1 S0 S0 S2 0 S1 S0 S2 1 S2 S2 S3 1 S3 S3 S1 0 3.10.2 米勒状态机的VHDL设计 米勒型状态机的输出不仅是当前状态的函数，也是输入信号的函数。 次态 逻辑 状态 寄存器 输出 逻辑 复位信号 时钟信号 输入 次态 当前状态 输出 米勒型状态机真值表： 当前状态 下一状态 输出 X=0 X=1 X=0 X=1 S0 S0 S2 0 1 S1 S0 S2 0 0 S2 S2 S3 1 0 S3 S3 S1 0 1 * 1）同步复位：当复位信号有效且在给定的时钟边沿 到来时，触发器才被复位。 同步复位一定在以时钟为敏感信号的进程中定义。 * 2）异步复位：只要复位信号有效，触发器即被复位。 进程的敏感信号表中除时钟信号外，还有复位信号。 2）异步复位：进程的敏感信号表中除时钟信 号外，还有复位信号。 如：process (reset_signal, clock) begin if (reset_condition) then signal_out = reset_value; elsif (clock_edge_condition) then signal_out = signal_in ; ┇ end if ; end process ; 二、常用时序电路设计 1、触发器（Flip_Flop） 1）D触发器 异步置位/复位D触发器 同步复位D触发器 比较：异步置位的锁存器（Latch） 2）T触发器 library ieee; use ieee.std_logic_1164.all; entity t_ff is port(t, clk : in std_logic; q : buffer std_logic); end t_ff; architecture rtl of t_ff is begin process(clk) begin if clk’event and clk=‘1’ then q=not q; end if; end process; end rtl; 2、寄存器 8位串行输入、串行输出移位寄存器： 方法一：8位移位寄存器的结构化描述 方法二：直接用信号连接描述 移位寄存器仿真结果： 3、计数器 计数器分为：同步计数器 异步计数器 （1）同步计数器 同步计数器指在时钟脉冲（计数脉冲）的控 制下，构成计数器的各触发器状态同时发生变化 的计数器。 带允许端的十二进制计数器 可逆计数器（加